30
要了解采用的管壳和压焊工艺。封装形式 可分为金属圆筒塑(TO-5型)、扁平封装型和双 列直插型(DIP)等多种，管芯压点分布必须和管 壳外引脚排列相吻合。当采用热压焊时，压焊 点的面积只需70μm×70μm，超声压焊需 100μm×100μm ~125μm×25μm，金丝球焊 需125μm ×125μm，金丝球焊牢固程度高， 金丝在靠近硅片压点处是垂直的，可压到芯片 纵深处(但必须使用温度SiO2纯化层)，使用起 来很灵活。
36
图1.10
37
CMOS IC 版图设计技巧
1、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼 容，是否符合管壳引出线排列要求。 （2）特殊要求的单元是否安排合理，如p阱与p管漏 源p+区离远一些，使pnp，抑制Latch-up，尤其是输 出级更应注意。 （3）布局是否紧凑，以节约芯片面积，一般尽可能 将各单元设计成方形。 （4）考虑到热场对器件工作的影响，应注意电路温 度分布是否合理。
41
（2）尽量不要使多晶硅位于p+区域上 多晶硅大多用n+掺杂，以获得较低的电阻率 。若多晶硅位于p+区域，在进行p+掺杂时多晶 硅已存在，同时对其也进行了掺杂——导致杂 质补偿，使多晶硅。 （3）金属间距应留得较大一些（3或4） 因为，金属对光得反射能力强，使得光刻 时难以精确分辨金属边缘。应适当留以裕量。
m1
55
须解释的问题：
1. 有源区和场区是互补的，晶体管做在有源区处， 金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧 化层，在这区域中可做N型和P型各种晶体管，此 区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶 体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注 入区交集处即形成P+有源区， P+注入区比所交有 源区要大些。
40
4、CMOS电路版图设计对布线和接触孔 的特殊要求
（1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD
引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。
增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。
对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加 并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱 well
P well
1. 阱——做N阱和P阱封闭图形， 窗口注入形成P管和N管的衬底
45
CMOS反相器版图流程(2)
N diffusion
2. 有源区——做晶体管的区域（G、D、S、B区)， 封闭图形处是氮化硅掩蔽层，该处不会长场氧化层
46
P diffusion
CMOS反相器版图流程(2)
2. 有源区——做晶体管的区域（G、D、S、B区)， 封闭图形处是氮化硅掩蔽层，该处不会长场氧化层
47
CMOS反相器版图流程(3)
Poly gate
3. 多晶硅——做硅栅和多晶硅连线。 封闭图形处，保留多晶硅
48
CMOS反相器版图流程(4)
N+ implant
4. 有源区注入——P+，N+区（select)。
1. 设计规则或规整格式设计规则
70年代末，Meed和Conway倡导以无量纲的“” 为单位表示所有的几何尺寸限制，把大多数尺寸（覆 盖，出头等等）约定为的倍数。通常取栅长度L的 一半，又称等比例设计规则。由于其规则简单，主要 适合于芯片设计新手使用，或不要求芯片面积最小， 电路特性最佳的应用场合。在这类规则中，把绝大多 数尺寸规定为某一特征尺寸“”的某个倍数。与工 艺线所具有的工艺分辨率有关，线宽偏离理想特征尺 寸的上限以及掩膜版之间的最大套准偏差。 优点：版图设计独立于工艺和实际尺寸。
35
2. 微米设计规则，又称自由格式规 则
——80年代中期，为适应VLSI MOS电路制造工 艺，发展了以微米为单位的绝对值表示的版图 规则。针对一些细节进行具体设计，灵活性大， 对电路性能的提高带来很大方便。适用于有经 验的设计师以及力求挖掘工艺潜能的场合。目 前一般的MOS IC研制和生产中，基本上采用这 类规则。其中每个被规定的尺寸之间没有必然 的比例关系。显然，在这种方法所规定的规则 中，对于一个设计级别，就要有一整套数字， 因而显得烦琐。但由于各尺寸可相对独立地选 择，所以可把尺寸定得合理。
38
2、单元配置恰当 （1）芯片面积降低10%，管芯成品率/ 圆片 可提高1520%。 （2）多用并联形式，如或非门，少用串 联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨 导管采用条状图形，使图形排列尽可能规 整。
39
3、布线合理
•布线面积往往为其电路元器件总面积的几倍，在多层 布线中尤为突出。 •扩散条/多晶硅互连多为垂直方向，金属连线为水平方 向，电源地线采用金属线，与其他金属线平行。 •长连线选用金属。 •多晶硅穿过Al线下面时，长度尽可能短，以降低寄生 电容。 •注意VDD、VSS布线，连线要有适当的宽度。 •容易引起“串扰”的布线（主要为传送不同信号的连 线），一定要远离，不可靠拢平行排列。
42
5、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二 层金属线。 （2）电源支线和信号线用第一层金属线 （两层金属之间用通孔连接）。 （3）尽可能使两层金属互相垂直，减小 交叠部分得面积。
43
硅栅CMOS 版图和工艺的关系
1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管 和N管的衬底 2. 有源区——做晶体管的区域（G、D、S、B区)， 封闭图形处是氮化硅掩蔽层，该处不会长场氧 化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处， 保留多晶硅 4. 有源区注入——P+、N+区（select)。做源漏及阱 或衬底连接区的注入 5. 接触孔——多晶硅，注入区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝
31
②解剖同类型的IC的产品
解剖同类型IC产品，可作为自己设计和生 产的借鉴。解剖工作包括版图分析和基本尺寸 的测量，元件性能测试和工艺解剖和分析三个 方面。通过版图分析和基本尺寸的测量可获得 实际的线路图和逻辑功能图，可了解到版图布 局，还可取得各种元件尺寸的数据以了解其它 单位或国外制版和光刻水平。但应注意“侵权” 问题。
CMOS反相器版图流程(7)
via
7. 通孔——两层金属连线之间连接的端子
53
CMOS反相器版图流程(8) Metal 2
8. 金属线2——做金属连线，封闭图形处保留铝
54
inverter： Schematic: Layout:
input
VDD m1 m2 GND VDD
output
GND
m2
29
4、Metal1 Contact to P-Select spacing=5um Metal1 Contact to N-Select spacing=5um
3. 版图设计的准备工作
在进行版图设计以前，必须进行充分的准备工作。 一般包括以下几方面。
①了解工艺现状，确定工艺路线
确定选用标准pn结隔离或对通隔离工艺或等平 面隔离工艺。由此确定工艺路线及光刻掩膜版的块数。 由制版和光刻工艺水平确定最小接触孔的尺寸和 光刻套刻精度。光刻工艺的分辨率，即能刻蚀图形的 最小宽度，受到掩膜分辨率、光刻胶分辨率、胶膜厚 度、横向腐蚀等多因素的限制。套刻精度与光刻机的 精度和操作人员的熟练程度关系密切。
N/P MOS版图设计
12
硅栅硅栅MOS器件工艺的流程 Process (1)刻有源区
正胶
13
Process (2)刻多晶硅与自对准掺杂
Self-Align Doping
14
Process (3)刻接触孔、反刻铝
field oxide (FOX) metal-poly insulator thin oxide
49
CMOS反相器版图流程(4)
P+ implant
4. 有源区注入——P+、N+区（select)。
50
CMOS反相器版图流程(5)
contact
5. 接触孔——多晶硅，注入区和金属线1接触端子。
51
CMOS反相器版图流程(6)
Metal 1
6. 金属线1——做金属连线，封闭图形处保留铝
52
32
3. IC版图的设计规则 IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能小的前提下，避 免线条宽度的偏差和不同层版套准偏差可能带来 的问题，尽可能地提高电路制备的成品率。 什么是版图设计规则？考虑器件在正常工作的条 件下，根据实际工艺水平(包括光刻特性、刻蚀能 力、对准容差等)和成品率要求，给出的一组同一 工艺层及不同工艺层之间几何尺寸的限制，主要 包括线宽、间距、覆盖、露头、凹口、面积等规 则，分别给出它们的最小值，以防止掩膜图形的 33 断裂、连接和一些不良物理效应的出现。
金属层主要起互连 作用，宽度一般为 定义的最小宽度
6
版图中的绘图层
6、接触孔层和通孔层 接触孔层：有源区接触孔（Active Contact） 和多晶硅接触孔（Poly Contact） 通孔层（Via）：相邻金属层之间的连接 一般来说：接触孔层只有一层，而通孔层可 以有多层
7
版图中的绘图层
6、接触孔层和通孔层
Pwell to pwell spacing =20um
p-well surround active =10um