❖ 逻辑险象（冒险）：数字电路中出现了违 背真值表所规定的逻辑电平
逻辑冒险：输入信号所经路径不同而引起的冒 险
功能冒险：多个输入信号同时变化的瞬间，由 于变化的快慢不同而引起的冒险
4
判断功能冒险：
❖ 在卡诺图中：
有两个或两个以上变量变化
变化前后函数值相同
若不变的输入组成的乘积项所圈的卡诺圈中有“1”也
❖ 作静态测试：4个与非门的8个输入端分别依次接实验箱 K1~K8，4个输出端分别依次接实验箱CZ21~CZ28中的4个。 按下表检测其逻辑功能：
输入 输出 输入 输出 输入 输出 输入 输出
1脚 2脚 3脚 4脚 5脚 6脚 9脚 10脚 8脚 12脚 13脚 11脚
00
00
00
00
01
01
01
01
10
10
10
10
11
11
11
11
2
二．P171—5：设计一数字锁逻辑电路，该锁有三个
按钮A、B、C，当A、B、C同时按下，或A、B同时
按下，或只有A或B按下时开锁，如果不符合上述条件
应发出报警。
❖ 设开锁成功F1=1，绿灯亮。开锁不成功报警F2=1， 红灯亮。其余情况F1=0，F2=0。
注意题意中隐含的条件：不开锁（不按任何键）时，即 不开锁成功，也不报警。
12
2 调测
❖ 可作静态测试，数据选择器的地址端接 实验箱的K1~K8任3个插孔，输出送逻 辑电平显示发光管任1个插孔。按动与 输入插孔相连的3个开关（000~111）， 检查、核对输出是否满足要求。
❖ 动态测试，用74160或74161作模8计数 器，为MUX提供地址信号（CP频率为 8kHz左右）。用双踪示波器同时观测 CP和输出信号，核对其时间关系。
有“0”，则存在功能冒险，若取值相同，则无功能冒
险
例1、ABC从011变为110，B是不变
AB 00 01 11 10 C
0 0 0 1பைடு நூலகம் 1 1 1 10
的变量，函数值为1，圈乘积项为B 的卡诺圈，圈中有“1”也有“0”， 则存在功能冒险
例2、 ABC从001变为111，C是不变 的变量，函数值为1，圈乘积项为C
❖ 示波器观测CP和序列信号的波形时请注意：
输入耦合方式取“直流”； 垂直偏转取“2V/div”，波形分别调到上、下
半屏； 两地线黑夹子只需用一个（观测CP通道的不
用 ）； 内触发信号取用序列信号（上升沿少）的通道，
并将调整触发电平到序列信号上； 适当调整波形的水平宽度和移位，使显示的序
列信号波形不少于完整的一周期。
9
2、 装配和调测
❖ CP脉冲取实验箱上8kHz矩形波（S1状态， U23插孔）。
❖ 先装调M=7（000~110）的计数器，并用示波 器检测QA、QB、QC波型是否正确。然后连 接数据选择器，用示波器观测和记录CP和序 列信号的波形。
❖ 安装时勿漏接集成电路的电源和GND脚，勿 漏接各控制脚。
10
的卡诺圈，圈中有“1”也有“0”，
也存在功能冒险
6
消除逻辑险象
❖ 增加多余项，可消除逻辑冒险 ❖ 输出端加滤波电容，可消除逻辑冒险和
功能冒险 ❖ 加取样脉冲，可消除逻辑冒险和功能冒
险
7
数据选择电路实验提示
一、P176-1
逻辑功能表
❖ 测试74LS153的逻 辑功能
❖ 按右侧逻辑功能表 进行静态测试
11
三、P176-4
试用74LS153或74LS151实现函数 Fm0,m4,m5 1、设计思路： ❖ 此题可理解为产生序列信号F=10001100。 ❖ 可用单片74LS151或单片74LS153（需级联，
增加反相器和二输入或门各一个）实现。 数据输入端预置D0 = D4 = D5=“1”，其余为 零。
电工电子基础实验B第6次课 实验内容内容
1.组合逻辑电路实验 P171 1、5、6、
2. 数据选择电路 P176 1、3、4、
1
组合逻辑电路实验提示
❖ 一、P171—1 测试74LS00与非门的逻辑功能
❖ 74LS00是四2输入与非门(手册P84图4-25管脚图)
❖ 测试时Vcc与GND间接通5V电源（14脚接+5V，7脚接地），
13
❖ 输入接K1~K7，输 出接发光二极管
选 输入 通 选择
数据输入
输 出
S A1 A0 D0 D1 D2 D3 W
1
0000
0001
001
0
001
1
010
0
010
1
011
0
011
1
8
二、 P176 - 3
用MUX产生1110010序列信号，用示波 器双踪观察并记录时钟和序列信号波形。
1、设计思路： ➢用数据选择器和计数器实现。计数器序列信号模 M=7。 ➢74161连接成M=7（000~110）的计数器，提供 MUX的地址信号。 ➢单片74LS151或单片74LS153（需级联，增加反相 器和二输入或门各一个）的数据输入端Dn(n=0, …,6)预置序列码的电平值。 ➢在CP脉冲的作用下MUX输出序列信号
❖ 根据题意列出真值表
❖ 根据真值表写出逻辑表达式，化成与非式
❖ 画出电路原理图，标注器件型号、管脚号
❖ 搭电路，检查无误后作静态测试：
A、B、C分别依次接实验箱K1~K8中的任意3个，F1、F2
分别接实验箱逻辑电平显示中的2个。检测其逻辑功能是
否与真值表一致
3
三．P171—6* 有一组逻辑电路如图7.8.4所示。 （1）试用示波器来判断是否存在、险象的类型及出 现的条件。 （3）换用修改逻辑设计的方法来消除所出现的险象， 并通过Multisim 2001仿真软件验证。