实验二组合逻辑电路实验—加法器
一、实验目的：
1.掌握加法器相关电路的设计和测试方法。

2.掌握常见加法器集成芯片使用方法。

二、实验原理：
在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。

常见加法器芯片：加减法电路
常见芯片74LS183，74LS283,等
三、实验内容
一、实现两个BCD码的加法运算。

要求：利用74LS283加法器来完成。

根据实验要求列出真值表：
根据真值表得出逻辑表达式：
Y=S4*S3+S4*S2
设计电路如下：
字发生器内部参数：
逻辑分析仪结论：
二、实现两个四位二进制的减法
要求：利用74LS283加法器来完成。

要实现两个四位二进制的减法，只需把二进制码转化为对应的补码相加。

源码与补码：
设计电路图：
↑
符号位字发生器内部参数：
逻辑分析仪结论：
四、实验分析：
1、通过该实验，意识到自己对74LS283加法器的掌握还不过全面，实验设计过程中遇到很多困难。

经过自己的努力，对74LS283加法器有了进一步的了解。

2、实验对于组合逻辑电路的设计能力的考验很重视，通过实验可以加强这方面的能力。

3、在做加法时，易忽略进位端对实验结果的影响，需注意。

4、在做减法时，对于二进制码转化为对应的补码的组合逻辑电路的设计尤为重要。

另外，如果可以考虑到符号位就更好了！。