1绪论1.1设计背景集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。
近几年，中国集成电路产业取得了飞速发展。
集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。
集成电路掩模版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。
但它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日新月异的集成电路发展密切关注和探索。
互补金属-氧化物-半导体集成电路，简称CMOS电路，是集成电路中于六十年代后期才发展起来的后起之秀。
到了六十年代，随着平面型晶体管的发展，以及人们对于半导表面性质认识的深化，特别是具有优良性能的热生长二氧化硅薄膜的成功生长，才导致MOS绝缘栅场效应晶体管和MOS集成电路的问世。
为了把设计的线路生产为集成电路，还必须进行版图设计。
即根据线路中各器件的尺寸和互连进行合理的布局。
版图设计的优劣，很大程度上决定了产品的成品率和可靠性。
在版图设计中的考虑原则是尽可能缩小有源区（即仅包括器件和互连引线部分，不包括键合点)。
这不仅可以减小芯片面积，而且有利于成品率提高。
电源线和地线的走线要通畅，减小串联电阻，保证电路的参量指标。
在可能的条件下，引线孔尽量开大，保证接触良好。
现代化的计算机辅助制版技术，能大大减小人力，做出最佳图形，特别是为大规模集成电路所必需。
中国集成电路产业已经形成了IC设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着IC设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。
1.2设计目标1.用tanner软件中的原理图编辑器S-Edit编辑三输入与门电路原理图。
2.用tanner软件中的L-Edit绘制三输入与门电路版图，并进行DRC 验证。
3.用tanner软件中的W-Edit对三输入与门电路图进行仿真，并观察波形。
4.用tanner软件中的W-Edit对三输入与门电路版图进行仿真，并观察波形。
5.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的匹配程度。
2三输入与门电路图与版图设计2.1电路结构此电路功能为三输入与门形式，输入为A,B,C,输出为Y。
用CMOS 实现反相器电路，PMOS和NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是三个PMOS并联，PMOS的漏极与下面NMOS的漏极相连作为输出，POMS管的源极和衬底相连接高电平，NMOS管的源极与衬底相连接低电平；原理图如下图2.1图2.1三输入与门电路的原理图2.2三输入与门电路图仿真观察波形给与门的输入加激励，高电平为Vdd=5V，低电平为Gnd，并添加输入输出延迟时间，进行仿真，并输出波形；波形图如下图2.2图2.2三输入与门电路输入输出的波形图由上述波形图可以清楚地看到当输入A，B，C都为1时，输出Y 为0，当输入有一个为0时，输出为1。
实现了三输入与门的基本逻辑功能。
2.3三输入与门电路的版图绘制用L-Edit版图绘制软件对三输入与门电路进行版图绘制，同时进行DRC验证，查看输出结果，检查有无错误；版图绘制及验证结果如下图2.3，2.4所示。
2.3三输入与门电路版图2.4三输入与门电路版图DRC验证结果由图上的DRC验证可以清楚地知道，电路版图没有任何逻辑上的错误，可以继续进行下一步的电路版图的波形图仿真。
2.4三输入与门版图电路仿真观察波形同三输入与门原理图仿真相同，添加激励、电源和地，同时观察输入输出波形；波形如下图2.5所示。
图2.5三输入与门电路版图输入输出波形图从图中的波形图可以看出三输入与门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，说明电路的设计正确无误。
2.5LVS检查匹配用layout-Edit对三输入与门进行LVS检查验证，首先添加输入输出文件，选择要查看的输出，观察输出结果检查三输入与门电路原理图与版图的匹配程度；输出结果如下图2.6所示。
图2.6三输入与门电路LVS检查匹配图经过LVS进行匹配以后，运行文件之后出现结果如上图2.6所示，从图中可以看出，电路原理图和电路版图完全匹配，说明设计没有问题。
总结通过这次对版图的亲自设计与仿真，我第一次亲自感受到了自己专业的重要性与广泛性。
随着电子计算机技术的发展，计算机辅助设计已经逐渐进入电子设计的领域。
模拟电路中的电路分析、数字电路中的逻辑模拟，甚至是印制电路板、集成电路版图等等都开始采用计算机辅助工具来加快设计效率，提高设计成功率。
而大规模集成电路的发展，使得原始的设计方法无论是从效率上还是从设计精度上已经无法适应当前电子工业的要求，所以采用计算机辅助设计来完成电路的设计已经势在必行。
本次实验所用的软件tennar,真是感到了它功能的强大，无论是电路图，版图，仿真全部集于一身，用起来特别方便。
两周的实验过程，我们了解到了许多在课堂上不能接触的知识，受益匪浅。
给我们以后的毕业设计和工作实践打下了坚实的基础。
参考文献[1]钟文耀,郑美珠.CMOS电路模拟与设计—基于Hspice.全华科技图书股份有限公司印行,2006.[2]刘刚等著.微电子器件与IC设计基础.第二版.科学出版社,2009.附录一：原理图网表*SPICE netlist written by S-Edit Win327.03*Written on Jul5,2013at11:42:50*Waveform probing commands.probe.options probefilename="ztybantu.dat"+probesdbfile="D:\tanner\S-Edit\library\ztybantu.sdb"+probetopmodule="Module0"*Main circuit:Module0M1N3C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2N6B N3Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3N5A N6Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4Y N5Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5N5A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6N5C Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M7N5B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M8Y N5Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u *End of main circuit:Module0附录二：版图网表*Circuit Extracted by Tanner Research's L-Edit Version9.00/Extract Version9.00; *TDB File:D:\tanner\LEdit90\ZTY\ZTY1.tdb*Cell:Cell0Version1.24*Extract Definition File:..\Samples\SPR\example1\lights.ext*Extract Date and Time:07/05/2013-12:00Vdd Vdd Gnd5VAA Gnd PULSE(0505n5n30n100n)VB B Gnd PULSE(0505n5n50n100n)VC C Gnd PULSE(0505n5n70n100n).tran/op10n200n method=bdf.print tran v(A)v(B)v(C)v(Y).include D:\tanner\TSpice70\models\ml2_125.md.include D:\tanner\TSpice70\models\ml2_125.md*Warning:Layers with Unassigned AREA Capacitance.*<Poly Resistor ID>*<Poly2Resistor ID>*<N Diff Resistor ID>*<P Diff Resistor ID>*<P Base Resistor ID>*<N Well Resistor ID>*Warning:Layers with Unassigned FRINGE Capacitance.*<Poly1-Poly2Capacitor ID>*<Poly Resistor ID>*<Poly2Resistor ID>*<N Diff Resistor ID>*<P Diff Resistor ID>*<P Base Resistor ID>*<N Well Resistor ID>*<Pad Comment>*Warning:Layers with Zero Resistance. *<Poly1-Poly2Capacitor ID>*<NMOS Capacitor ID>*<PMOS Capacitor ID>*<Pad Comment>*NODE NAME ALIASES*1=Y(96,10.5)*3=Vdd(80.5,44.5)*4=Gnd(76.5,-18.5)*7=C(28.5,10.5)*8=A(8.5,10.5)*9=B(18.5,11)M8Y2Vdd Vdd PMOS L=2u W=8uM7Y2Gnd Gnd NMOS L=2u W=10uM6Vdd B2Vdd PMOS L=2u W=8.5uM52A Vdd Vdd PMOS L=2u W=8.5uM42C Vdd Vdd PMOS L=2u W=8.5uM35B6Gnd NMOS L=2u W=8uM26A2Gnd NMOS L=2u W=8uM1Gnd C5Gnd NMOS L=2u W=8u*Total Nodes:9*Total Elements:8*Total Number of Shorted Elements not written to the SPICE file:0 *Extract Elapsed Time:0seconds.END。