若VDS5＜100mV，则可能会使(W/L)5过大，这是不可接受的。若VDS5＜0V，则 说明所确定的共模范围CMR的技术规范太严了。为此，我们可以减小I5或增加 (W/L)1。注意，应考虑条件改变后对前面设计步骤的影呐。这样反复迭代，直 到获得满意的结果。由求得的VDS5及(W/L)5为
W L

9
反馈系统
西安电子科技大学
两级CMOS运放的稳定性分析
反馈信号必须满足一定的相位和幅值条件，以避免信号产生再生现 象，即满足下式：（如果出现了再生，就可能使运放产生振荡 ）
A jw0 F jw0 L( jw0 ) 1
其中ω0定义为：
Arg A( jw0 )F ( jw0 ) ArgL( jw0 ) 0


相位裕度（Phase Margin）
失调电压（Offset Voltage） 建立时间（Setting Time）
45< PM< 75
VOS<20mV TSET<1us


电源抑制比（PSRR）
共模抑制比（CMRR）
>60dB
>60dB
输出电压摆幅（Output Voltage Swing） >1.5V（Rail-to-Rail：0~3.3V）
导与输出阻抗的乘积来决定，因而一般都无法达到高的增益 ；

共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路 的输出摆幅 ；

提出两级放大器的结构。
5
西安电子科技大学
CMOS两级运算放大器的基本特性（性能指标）

直流开环增益（DC Open-Loop Gain） >70dB 单位增益带宽（Unit-Gain Bandwidth） >5MHz

芯片面积（Silicon Die Area）
6
西安电子科技大学
两级CMOS运算放大器的基本结构
（a） 无补偿运放

（b）有补偿运放


M1和M2的宽长比相等，M3和M4的宽长比相等; 两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极 点，因而降低了运放的相位裕度; 为了使运放稳定工作，通常在两级运放的第一级和第二级之间中加入 补偿电容，即在A点和B点之间加入补偿电容Cc（Miller电容），通过
g m2 GB CC
从而可直接求得输入晶体管M2的宽长比 2 g m W `2 L2 K I 2 5

20
西安电子科技大学
两级CMOS运算放大器的设计步骤（3）
下面利用共模电压范围（低电平）计算M5的饱和电压：
I5 VDS 5 Vin(min) VT 1(max) 1
Z
15
g m CC
西安电子科技大学
三、两级运放的设计方法

第一步根据用途和要求选择和确定运放的基本结构，做出一个描述全部晶体管 互连的图。一般情况下，结构在整个设计过程中是保持不变，但有时需要调整 一下结构来改变某些方面的特性。 一旦结构选好之后，就必须确定电路的直流电流，然后开始计算晶体管和补偿 元件的大小，大部分工作是在第二步完成的，所作的工作是仔细计算器件的尺 寸以满足设计的交流和直流要求。 在设计之前需要考虑以下几个方面的条件：（1）工艺要求（VT，K’，Cox 等）；（2）电源电压、电流及其范围；（3）工作温度和范围； 设计运算放大器时主要的一些参数如下：（1）直流开环增益AV；（2）增益带 宽GB；（3）建立时间Tset；（4）转换速率SR；（5）共模输入范围CMR； （6）共模抑止比CMRR；（7）电源抑制止比PSRR；（8）输出电压摆幅； （9） 失调及噪声



16
西安电子科技大学
三、两级运放的设计方法

设计运放之前需要确定的电学参数(可选)：
17
西安电子科技大学
两级CMOS运算放大器的一些重要公式
18
西安电子科技大学
两级CMOS运算放大器的设计步骤（1）
设计步骤从选定电路中所用MOS器件的长度入手，此长度决定了沟道长度调制
参数，这是计算增益必不可少的参数。选定了标准MOS晶体管器件长度后， 下一步是确定最小补偿电容CC，配置一个比GB高2.2倍的负载极点P2可得到 60度的相位裕度，即极点和零点的位置要求CC的最小值为(设Z>10GB)
用共模电压范围（高电平）来确定M3的宽长比，即
W L
3

` K3 V DD Vin(max) VT 03

I5
max
VT 1(min)

2
如果(W/L)3的值小于1，就必须增加此值并使W和L乘积最小，这是为了减小了栅 区的面积，也减小了栅电容。此电容会影响极点－零点对，使相位裕度减小一点。 从CC和GB的表达式来确定输入晶体管的跨导，可以用下面方程来计算跨导gm2
23
西安电子科技大学
运放的性能与器件、电流之间的关系
漏极电流 I5 增大直流增益 增大GB 增大RHP零点 增大SR 增大 CL ↑ ↓1/2 ↑1/2 ↑1/2 I7 ↓1/2 M1和M2 W/L ↑1/2 ↑1/2 ↑1/2 L ↑ M3和M4 L ↑ M6 W/L ↑1/2 M7 L ↑ ↓ ↓ ↓ ↑ 补偿电容 CC
西安电子科技大学
Analog and Mix-Signal Integrated Circuit Design --两级CMOS运算放大器设计
西安电子科技大学微电子学院 刘帘曦
1
西安电子科技大学
一、运放的概念、组成与电路结构

运算放大器（简称运放）是模拟电路和混合信号电路中最主要的电路
模块之一。将运算放大器配以各种辅助电路，则可以实现对输入信号
22
西安电子科技大学
两级CMOS运算放大器的设计步骤（5）
运放平衡时有：I5=I6=I7，因此可得：
W L W L II
7 5
6 5
最后检查运放的总增益和运放功耗：
2 g m 2 g m6 AV I 5 2 3 I 6 6 7
如果增益太低，许多参数还可再做调整。
1 RII C II
西安电子科技大学
有补偿两级运放的小信号模型
一般情况下，两个极点相距比较近，使运放的相位裕度小于45º ，从而导致运
放工作不稳定，因此在应用中必须进行补偿。
补偿电容CC的作用是削弱主极点的影响而扩大运放的频宽，由于补偿电容CC的 引入，运放的传输函数变为
Vout (s) gm gm R R (1 sCC gm ) Vin (s) 1 s R ( CC ) R (C CC ) g m R RCC s 2 R R CC CCC CCC
A0'' Vout ( s) gm1R1 g m R'' 传输函数 ： Vin (s) ( s ' )( s ' ) ( s ' )( s ' )
13
1 ` P 两个极点的位置： I RI C I
` PII
直流仿真（DC）：直流分量与电路参数的关系 交流仿真（AC）：频率与电路参数的关系
25
西安电子科技大学
四、两级运放的仿真包含内容
对运放的仿真主要包含以下方面的内容：
开环增益和相位裕度（AV &PM） 共模输入电压范围（VIC）
5

I5
` K5 VDS 5 2
要得到60度的相位裕度，应假设负载极点位于GB的2.2倍处。由此及p2关系式， 可求出跨导gm6：
21
C g m 6 2.2 g m 2 LC C
西安电子科技大学
两级CMOS运算放大器的设计步骤（4）
计算I6：
要根据输出电压范围来调整S6，保证M6饱和。
上述条件也等价为：
Arg A( jw0dB )F ( jw0dB ) Arg L( jw0dB ) 0
其中ω0定义为：
A jw0 dB F jw0 dB L( jw0 dB ) 1
10
西安电子科技大学
波特图
1、幅频曲线中，每经过一个极点ωP(零点ωZ)，曲线斜率以-20dB/dec (+20dB/dec )变化。 2、相频曲线中，相位在0.1ωP(0.1ωZ)处开始变化，每经过一个极点ωP(零点 ωZ)，相位变化-45° (±45°)，相位在10ωP(10ωZ)处变化-90° (±90°) 3、一般来讲，极点 (零点)对相位的影响比对幅频的影响要大一些。
的放大、微分、积分、求积、对数等运算功能；

理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输
出阻抗为零，但实际的运放的性能只能接近这些值 ；

运放作为一种有足够正向增益的放大器，当加上负反馈时，其闭环转 移函数与运放增益无关 ；
2
西安电子科技大学
CMOS运算放大器的基本分类

两级CMOS运算放大器 套筒式共源共栅CMOS运算放大器（单级） 折叠共源共栅CMOS运算放大器（单级） Rail-to-Rail CMOS运算放大器 Chopper CMOS运算放大器




3
西安电子科技大学
两级CMOS运算放大器设计
一、两级运放的概念、组成与电路结构 二、两级运放的频率补偿 三、两级运放的一般设计方法 四、两级运放的仿真和测试 五、两级运放的版图设计
4
西安电子科技大学
两级CMOS运算放大器的提出

差分放大器可以称为一级运算放大器，其电路的增益由输入对管的跨
14
两个极点变为
p
1 g m R RCC