D触发器与移位寄存器的逻辑功能及测试
实验原理
RS触发器及其电路结构
把两个与非门的输入输出交叉连接即可构成基本RS触发器。 约束条件：不允许 SD= RD=0.
注：正是由于引入反馈，才使电路具有记忆功能。
D触发器与移位寄存器的逻辑功能及测试
实验原理
RS触发器工作原理
不允许
1Q
Q1
1Q
&
&
&
00
SD
RD
1D C1
D CP
CP D Qn+1 说明 无跳变 X Qn 保持
0 0 存数 11
D触发器与移位寄存器的逻辑功能及测试
实验原理
Q
Q
SD
RD
CP
1D C1
t
D CP
D
动作特点：触发器保存下来的
0
t
状态是CP 作用沿到达时刻的 输入状态。 特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存
实验三 D触发器与移位寄存器的功能及测试
下次实验：书实验十 计数器的设计
下面进入实验环节
RS触发器逻辑符号
与非门构成：
QQ
0 触发有效，
S
R SD 端是置1端
RD 端是清0端
SD RD
特性表 Sd Rd Qn+1 说 明 0 0 1* 不允许 0 1 1 置1 1 0 0 清0 1 1 Qn 保 持
D触发器与移位寄存器的逻辑功能及测试
实验原理
D触发器及其电路结构
Qn+1= D
Q
Q
SD
Q
0
设初态Q=0
t
入的是 D 跳变前的状态。
D触发器与移位寄存器的逻辑功能及测试
实验原理
移位寄存器
移位寄存器是一种具有移位功能的寄存器， 是指寄存器中所存的代码能够在移位脉冲的作 用下依次左移或右移。既能左移又能右移的移 位寄存器称为双向移位寄存器，只需要改变左 、右移的控制信号便可实现双向移位。
RD
SD
置1
Q0
& 1
RD
0Q
& 1
SD
清0
Q1
& 0
RD
原态 保持
0Q
Q1
&
11 SD
&
01 RD
原态 1Q
& 10
SD
保持
3、特性表 Sd Rd Qn+1 说 明
Q 0 0 0 1* 不允许
&
11 RD
01 10 11
1 置1 0 清0 Qn 保 持
D触发器与移位寄存器的逻辑功能及测试
实验原理
数字逻辑与数字系统实验
实验三：D触发器与移位寄存器的功能测试
实验目的
❖ 学习D触发器和移位寄存器的工作原理； ❖ 掌握D触发器和移位寄存器的功能的测试方法。
D触发器与移位寄存器的逻辑功能及测试
实验原理
什么是触发器
数字电路分为组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门； 时序逻辑电路的基本单元是触发器。 触发器的必备特点 ①具有两个能自行保持的稳态(1态或0态)； ②外加触发信号时，电路的输出状态可以翻转； ③在触发信号消失后，能将获得的新态保存下来。 触发器的分类 按电路结构分： ①基本触发器、②同步触发器、③主从触发器、④边沿触发器 按逻辑功能分： ①RS触发器、 ② JK触发器、 ③ T触发器、④ D触发器
1 1 0101
1 1 0101
1 1 0101
1 1 0101
1 1 0101
时钟 CLOCK
X ↑ ↑ ↑ ↑
输出
QAQBQCQD
功能 描述
D触发器与移位寄存器的逻辑功能及测试
实验内容
思考题
• 用74LS194构成一个左循环移位寄存器，画出电路图并验证之； • 用74LS194构成一个右循环移位寄存器，画出电路图并验证之；
实验内容
2.测试移位寄存器模块74194的逻辑功能
（1）新建原理图文件Test_74194.bdf；如下图
D触发器与移位寄存器的逻辑功能及测试
实验内容
（2）编译；建立波形文 件；仿真；填表。
操 作
复位 CLR
10
21
31
41
51
控制 S1S0 XX
10 11 01 00
输入
串入 SL SR
ABCD
21
10
10 11
0101
↑ {QBQCQD (SL) }(n） 左移
31
01
01 11
0101
↑
{(SR)QAQBQC}(n） 右移
4 1 11 X X 0 1 0 1
↑
ABCD
置数
5 1 00 X X 0 1 0 1
↑
{QAQBQCQD}(n） 保持
D触发器与移位寄存器的逻辑功能及测试
实验内容
实验原理
74LS194的使用方法
• 74LS194有5种不同操作模式：清零、左移、右移、置数以 及保持。S1、S0和CR 端的控制作用如下表所示。
操 作
复位 CLR
控制 S1S0输入 Nhomakorabea串入 SL SR
DCBA
时钟 CLOCK
输出
QAQBQCQD
1 0 XX X X 0 1 0 1
X
0000
功能 描述
清零
1.测试D触发器模块的逻辑功能
(1)新建项目或打开项目 --*.qpf
(2)新建原理图文件--*.bdf
(3)编译；建仿真波形文件--*.vwf; 将所有的输入输出点加到仿真文 件中，D、PR、CLR、CLK的设 定值见下表：
(4)分配管脚:为 输入输出信号 分析管脚，编 译，下载。
Qn+1= D
D触发器与移位寄存器的逻辑功能及测试
D触发器与移位寄存器的逻辑功能及测试
实验原理
实验原理-74LS194芯片介绍
• A、B、C、D为并行输入端；QA、QB、 QC、QD为并行输出端；SR为右移串行 输入端，SL为左移串行输入端；
• S1、S0为操作模式控制端； • CR为异步清零端； • CP为时钟脉冲输入端。
D触发器与移位寄存器的逻辑功能及测试