特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值 ，或反射波的电压和反射波电流的比值。
电磁波在介质的中的传输速度只与介质的介电常数或等效介电常 数有关。
FR4带状线的典型传输速度为180ps/inch
耦合传输线分析
由于信号之间存在耦合，就引出了有效特征阻抗的概念： 若传输线加相反激励，则有效特征阻抗为：Zo= Z(1－K)，即奇模阻抗； 若传输线加相同激励，则有效特征阻抗为：Ze= Z(1＋K)，即偶模阻抗。 差分阻抗就是奇模阻抗的两倍。K为两根传输线之间的耦合系数。
为传播常数 为特征阻抗
由于R, G 远 小于 jwL、 jwC， 所 以通常所说的 阻抗是指：
Zo = L/C
单根传输线的分析方法（续）
从通解中可以看到传输线上的任意一点的电压和电流都是入射波 和反射波的叠加，传输因此传输线上任意一点的输入阻抗值都是 时间、位置、终端匹配的函数，再使用输入阻抗来研究传输线已 经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概 念描述传输线。
PCB与 信 号 完 整 性 分 析 基 础
目录
前言 信号完整性（Signal Itegrity）概念 信号完整性（Signal Itegrity）原理 信号完整性仿真技术 信号完整性工程设计应用
现代电子设计的挑战
不断缩小的特征尺寸
高速问题更加突出
信号边缘速率越来越快 片内和片外时钟速率越来越高 系统和板级SI、EMC问题更加突出
流与侵害网络的跳变方向一致。
串扰与耦合机理
前向串扰： 1/2Ic-IL 后向串扰： 1/2Ic+IL 在理想情况下，前向串扰是相抵消的，通常IL比Ic大。 后向串扰脉冲幅度饱和，宽度是信号在平行耦合线长度上传输时间 的两倍，前向串扰脉冲宽度与驱动信号上升时间相同，幅度随耦合 长度增加而增加，最终达到饱和。
下一个数据的开始，因此需要在变化频率下校对二极管的响应。为 了很好地的利用这种匹配的优点，你必须选择Ton，Vf，Trr时间小 的肖特基二极管。
常见匹配方法（续）
AC匹配（RC匹配）
优点：在于终端电容阻止直流电流，因此节省了相当可观的功率。
选择适当的电容值会使得终端的波形具有 最小的过冲和下冲并且是 一个接近理想的方波。
D、：不对称带状线
地平面
导线 介质 地平面
←w→
↓h t h1
↑
几 种 PCB设 计 常 用 的 传 输 线 结 构 （ 三 ）
E、微带线边对边耦合：
导线 ←w→ s ←w→ ↓ t
介质 地平面
↑↓ hF、带状线边对来自耦合：地平面导线 介质 地平面
←w→ s ←w→
↓ t↑ h ↑↓
几 种 PCB设 计 常 用 的 传 输 线 结 构 （ 四 ）
因为源端匹配元件能够较好地吸收后向串扰，所以能够更好地消 除总串扰。
影响串扰的因素
信号的跃变时间（Tr ,Tf)与频率 器件的电压扇出 PCB上的线耦合
信号的跳变）非常之快，当信号的上升时间小于6倍 （一说4倍）信号传输延时（电长度）时即认 为信号是高速信号，而与信号的频率无关。
SI： 新 概 念 ， 旧 方 法
SI应用的是传统的传输线、电磁学等理论，以及复杂的算法，解决 以下几个方面的问题：
*反射；
*串扰；
*过冲、振铃、地弹、多次跨越逻辑电平错误；
信号完整性问题分类
传输延时（Propagation Delay） 信号失真（反射、振铃、损耗、散射） 串扰（Crosstalk） 电源/地弹（Ground Bounce） EMC
目录
前言 信号完整性（Signal Itegrity）概念 信号完整性（Signal Itegrity）原理 信号完整性仿真技术 信号完整性工程设计应用
单根传输线的分析方法
对于（图 一）传输线的 性质可以用电 报方程来表达 ,电 报方程如下： dU/d z = ( R + jwL) I
dI/dz = ( G +jwC) U
电报方程的解为：
U = Aerz + Be−rz I = Aerz/Zo − Be−rz /Zo
通解中的
r = (R + jwL)(G + jwC) Zo = (R + jwL) + (G + jwC)
信号完整性设计工程就是解决以上问题
随着系统速度的提高问题将更加复杂
NO INTERCONNECT DELAYS
TRANSMISSION LINE DELAY SIGNAL DISTORTION CROSSTALK
5MHz
20MHz
GROUND BOUNCE RADIATED EMISSIONS PACKAGE MODELING "3D" INTERCONNECTS EDDY-CURRENT LOSS
G、对称上下耦合：
H、不对称上下耦合：
地平面
导线 介质 地平面
← w→
↓h t h1 h
地平面
导线 介质 地平面
s ← w→
↓ t h1 h
阻抗的控制
1、为什么要进行阻抗控制？
阻抗匹配不但可以消除信号的反射，还可以降低串扰、 EMI问题的发生。而阻抗匹配的前提是良好的阻抗控制。
2、哪些因素对阻抗有影响？
为了保证阻抗测试的准确性，必须保证被测线段的足够长度
2、阻抗测试设备：
11801C采样示波器＋SD24采样/TDR/TDT探头
反射
· 产生的原因：电磁波沿信号路径传播，在阻 抗不连续点产生反射
阻抗不连续点产生反射
反射的计算：
· 信号在始端和末端来回反射 · 由于损耗的存在，反射信号逐渐减弱，最后达到平衡
目录
前言 信号完整性（Signal Integrity）概念 信号完整性（Signal Integrity）原理 信号完整性仿真技术 信号完整性工程设计应用
信 号 完 整 性 （ SI） 定 义
SI（SIGNAL INTEGRITY），即信号完整性，是近几年发展起来
的新技术。
SI解决的是信号传输过程中的质量问题，尤其是在高速领域，数字 信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行 为的模拟效果往往成为设计成败的关键。
串扰与耦合机理
危害： 波形畸变 噪声余量减少 上升时间变化 。。。。。。
串扰与耦合机理
容性串扰电流和感性串扰电流在远端相消。所以平行走线的网络， 如果驱动源都在网络的同一端，则串扰很小；如果驱动源在不同 端，则串扰很大。
对于平行走线的网络，容性串扰和感性串扰在近端相加，并从近端 反射到远端。所以对于受害网络的负载来说，最大的串扰来自从近 端反射回去的串扰（后向串扰），而不是直接入射的串扰（前向串 扰）。
走线类型、介质厚度、线宽、线间距、介质材料等都对阻 抗有贡献，需要综合考虑这些影响。
简单的讲，就是所有影响信号耦合的因素
3、现在能够进行阻抗控制的工具有哪些？
现在我们所有的分析工具都可以进行阻抗控制。基本上都 是用二维场提取的方式进行阻抗计算。
阻抗的测试
1、阻抗测试的原理：
现在比较常用的阻抗测试仪采用TDR原理，即向被测 走线输出一个阶跃信号，由于信号在阻抗变化点发生反射， 测试仪通过采集到的不同点的反射，计算出各点的阻抗。
50 MHz
何时判断是否高速设计
今天电子设计师们正在从事100MHz 以上的电路设计，总线的工作 频率也已经达到或者超过50MHz，有的甚至超过100MHz。这类型 的电子系统要求高速、高效、高度集成且具备高可靠性，这是一个 新的领域，称为高速系统设计（HssD，High Speed Ｓystem Design)。 高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑 电路设计的频率达到或者超过45MHz~50MHz，而且工作在这个频 率的电路已经占整个电子系统一定的份量（例如三分之一），则称 为高速电路设计。另外一个含义是指数字信号的上升与下降（或称
现在的设计有成百上千的高速信号。 各种工艺、器件和信号类型有不同的信号质量要求：
3.3V 器件由不同于5V器件的噪声裕量 时钟信号由不同于总线的时序要求 PCI总线由不同于ISA总线的过冲限制
印制板上的互连线对信号有明显的影响，必须加以分析。 没有任何一种设计指南完全覆盖现在的所有设计。 对标准设计指南的强制应用，必将造成过头的设计，增加了制造成本和 复杂程度。 关键信号和总线必须基于实际情况加以设计和分析。
串扰与耦合机理
感性串扰的特点： 受害网络与侵害网络之间互感的影响象一个变压器，侵害网络上
的电流在受害网络上诱导出与侵害电流相反极性的电流。这个电流 在受害网络上向两个方向扩散。
受害网络向远端和近端流动的电流的相位相同，且信号跳变方向 与侵害网络相反。
串扰与耦合机理
容性串扰的特点： 受害网络向远端和近端流动的电流的相位相反，向远端传播的电
R1||R2=Z0。交流并联匹配是通过牺牲信号质量来换取直流功耗的 减小。
常见匹配方法（续）
二极管端接匹配
在接受端放置肖特基二极管到电源或地
优点：二极管限制了过冲（小于或等于1V）；二极管可以集成在
每一个接受器的芯片内部；不需要直流通路来消耗直流功耗。
缺点：二极管匹配的缺点之一就是在线路上存在多径反射而影响到
缺点：一是要求了两个器件，在高密板时布局时无放置空间；二
是在传输线上的数据会有时间的抖动，依赖于前一个数据的模式
串扰与耦合
当两个网络靠近时，一个网络的电流变化会引起另外一个网络的电 流变化，即产生串扰。也就是两个网络之间的电磁场耦合产生。串 扰只在上升、下降沿电流变化时产生。
串扰与耦合机理
串扰模型：电感耦合模型（感性串扰）和电容耦合模型（容性串 扰）。
*阻抗控制和匹配
*EMC；