本文由jimmy3973贡献pdf文档可能在WAP端浏览体验不佳。

建议您优先选择TXT，或下载源文件到本机查看。

维普资讯 .cqvip.电子工程师．８Ｎｏ１２０２．０２电磁兼容设计在印制电路板中的应用ＡｐｉａｉｎｏｐｌｃｔｏｆＥＭＣｓｇｎＰＣＢＤｅｉｎｉ北方交通大学电磁兼容实验室（京１００）北０００柴瑜沙斐【摘要】讲述了印制电路板的电磁兼容设计。

从元器件的布置到地线、电源线以爰信号线的设计，最后又介绍了多层板设计时的一些问题。

关键词：电磁兼窖，电磁骚扰，共模辐射，差模干扰【Ａｂｔａｔ［Ｔｈｓｐｐｒｉｔｏｕｅｈｌｃｒｍａｎｔｃｃｍｐｔｂｌｙｅｉｎｏｈｓｒｃ］ｉａｅｎｒｄｃｓｔｅｅｅｔｏｇｅｉｏａｉｉｔｄｓｇｆｔｅｉｐｉｔｄｃｒｕｔｂａｄｒｎｅｉｃｉｏｒｓ，ｉｃｕｉｇｔｅａｒｎｅｎｆｅｅｎｓｈｅｉｎｏｒｕｄｔａｅｎｌｄｎｈｒａｇｍｅｔｏｌｍｅｔ，ｔｅｄｓｇｆｇｏｎｒｃ、ｍａｎｔａｅｎｉｎｌｔａｅＡｔｌｓ．ｉｄｓｕｓｓｓｍｅｐｏｌｍｓｏｉｒｃａｄｓｇａｒｃ．ａｔｔｉｃｓｅｏｒｂｅｆｍｕ—ｙｒｒｎｅｈｉａｅｐｉｔｄｌ：ｒｕｔｂａｄ．ｉｃｉｏｒｓＫｅｗｏｒ：ｌｃｒｍａｎｅｉｏｐａｉｉｉｙ，ｅｅｔｏａｎｔｃｙｄｓｅｅｔｏｇｔｃｃｍｔｂｌｔｌｃｒｍｇｅｉｄｉｔｒａｃｓｕｂｎｅ，ｃｍｍｏｎｏｅｏｍｄｒｄｉｔｏｎ．ｄｉｆｒｎｔａｏｎｅｆｒｎｃａａｉｆｅｅｉｌｍｄｅｉｔｒｅｅｅ１０言ｌ电磁兼容性是电子设备或系统的主要性能之一２单、双层印制电路板的电磁兼容设计印制板上的电路虽然各式各样，就布线和设但计而言总是有些共同的原则应该遵循。

在印制板布线时通常先确定元器件在板上的位置，后布置地然线、源线，安排高速信号线，后考虑低速信号电再最线，在分别加以讨论。

现，电磁兼容设计是宴现设备或系统规定的功能、使系统教能得以充分发挥的重要保证。

必须在设备或系统功能设计的同时，行电磁兼容设计。

磁兼容进电设计的要求是使电子设备或系统满足电磁兼容标准的规定、有两方面的能力：１能在预期的电磁环具（）境中正常工作，性能降低或故障；２不会对其他无（）系统或设备的正常工作产生影响．为其电磁环境成中的电磁污染源。

电磁兼容设计可分为系统和系统间两部分，主要是对系统之间及系统部的电磁兼容性进行分析、测、制和评估，现电磁兼容和最佳效费比预控实系统间电磁骚扰控制技术包括：有用信号的控制、对对人为骚扰的控制、自然骚扰源的控制。

统电对系磁兼容设计包括：制电路板的设计、源器件的选印有用、及电路板的布线、地、蔽及滤波。

文主要以接屏本讨论印制电路板的电磁兼容设计。

印制电路板是构成数字电子设备的基础，证印制电路板的电磁兼保容性是整个系统设计的关键，确地完成印制电路正板的布线和设计应该使得；１板上的各部分电路相（）互间无干扰，能正常工作；２印制板对外的传导都（）发射和辐射发射尽可能降低，到有关标准要求；达（）部传导干扰和辐射干扰对印制板上的电路基３外本无影响。

主要讲述两大问题：是单、层电路板一双的电磁兼容设计．是多层电路板的电磁兼容设计。

二２１元器件布置．（）器件布置的首要问题是对元器件的分组。

１元元器件可以按照所用的电源电压不同来分组，按可照数字电路和模拟电路分组，也可按照高速低速、大电流小电流等来分组。

这里建议首先以不同的直流电源电压来分组。

如果使用同种电压的元器件中仍有数字和模拟元件之分，可以再进行分组。

电源则按电压、字及模拟电路分组后可进一步按速度快慢、数电流大小进行分组。

分组的目的是为了按组对印制板的空间进行分割，同组的元器件放在一起，便将以在空间上保证各组元件不至产生组间的相互干扰。

（）有连接器最好都放在印制电路板的一翻，２所尽量避免从两侧引出电缆。

这样的做法是为了减少产生共模辐射干扰的可能性因为在板上有高速数字信号时，如果印制板产生共摸辐射，则电缆是很好的共模辐射天线，子天线会比单板天线产生更大振的共模辐射干扰。

（）高速数字集成芯片与连接器之间投有直３当接的信号交换时，高速数字集成芯片应安捧在远离连接器处。

图１ａ中，／驱动器被安捧得离连接（）Ｉｏ器过远，高速数据集成芯片被安排得离连接器太而近，因此高速数字信号有可能通过电场耦合或磁场收藕日期：０１１—０２０—１９５ ? ４维普资讯 .cqvip.染瑜，电黛摹容设计在印制电蓐板中的应用等：耦合对输入输出环路产生差模干扰．通过电缆向并外辐射。

如果高速数字集成芯片放在两个连接器之间，图１ｂ所示．高速数字信号耦合到电缆上如（）则去的可能性更大。

（）入输出（／）动器应该紧靠连接器，／４输Ｉ０驱Ｉｏ信号从连接器引入后应马上进入Ｉ０驱动器，／不要在印镧板上传输过长的距离，以免耦台上千扰信号。

图１ｃ是图１ａ的改进，中Ｉ０驱动器被移（）（）图／到连接器处，速数字集成芯片移至远离连接器处。

高（】ａ高速器件靠近连接器一佩宁／Ｍ中，遗【低ｃ＼＿（高速器件在两个连接器件之间｝））困ｆ］ｃ高速器件靠近连接器ｃ线较粗．电感量也不能忽略，高频电流通过时仍有可观的电压降，以一般都采用分地的方法。

些双面所有印制板和多层印制板用一个面作为地线层，轨线与电感相比面电感很小，这种情况下是否需要分地在要根据情况决定，则是不相容电路的电流回路不原要有公共部分。

该指出的是．地并不是把各种地应分完全隔离、有任何电气连接，地詹各种地还应该没分在适当位置连接起来，持整个地层的电连续性。

保（）源线的布置２电电源线布置应与地线结合起来考虑，便构成以特性阻抗尽可能小的供电线路。

单面板和双面板的供电线路是由印制板的轨线组成的．减小供电用为轨线对的特性阻抗，源轨线和地轨线应该尽可能电粗．且相互靠近，电环路面积应该减小到最低程并供度，同电源的供电环路不要互相重叠。

如图２所不示，面板的电源供电线采用上下重叠的布置方法，双各个集成芯片的电源脚和地线脚连接到同一个电源轨线对中，集成芯片旁边加了高频去耦电容，而且从使供电环路减小，且各集成芯片的高频电流环路并不会因相互重叠而产生磁场耦台。

但这种布置仍然存在问题，果使用不同电源供电轨线对的集成芯如片之间有信号传输，则数字信号的回流将绕较大的圈子．趴而增大信号环路的面积。

决的方法是采用解并字形网状结构的供电布置，３加了４条垂直放图置的小型电源母线条，成了井字形网状结构。

外构此图中各电源轨线对分别引到连接器端子上，不是而在板上先汇合成一对然后再连到莲接器上，样处这理使共阻抗耦合进一步减少图１高速器件与ｌＯ驱动器的安排／（）元器件安排时应考虑尽可能缩短高速信５在号线的长度，如时钟线、据线、址线等果高例数地如速器件的信号线必须与连接器相连接，应考虑把则高速器件放在连接器处，量缩短走线．后在稍远尽然处安排中速器件，远处安排低速器件。

则如果高最否速元件远离连接器，高速信号将穿过整块印制板则才能到达连接器．将可能对沿途的中、速电路产这低生干扰。

这条原则似乎与第（）愿则相矛盾，实３条但际上目的只有一个，避免高速电路对低速电路的即影响，是情况不同，取的方法不同而已。

只采图２集成片与供电轨践对连接方法２２地线和电源线的布置．（）置地线时首先考虑“地”１布分分地即根据不同的电源电压、字和模拟、速数高和低速、电流和小电流（们都是不相容的）分大它来别设置地线．目的是为了防止共地线阻抗耦台干其圈３井字形同状供电结构２３信号线的布置．（）１不相容的信号线应相互隔离这样做的目的是避免相互之间产生耦台干扰。

高额与低频、电流与小电流、大数字与模拟信号线是不相容的，件布置中我们已经考虑了把不相容元元‘善５‘扰。

单面印制板和有些两面板用轨线做地线．即使轨维普资讯 .cqvip.电子工程师件放在印制板上不同的位置，信号线的布置上仍在应该注意把它们隔离，般可采取下面的措施：一不相容信号线应相互远离，要平行，布在不不分同层上的信号线走向应互相垂直，样可以减少线这间的电场和磁场耦合干扰；速信号线特别是时钟高线要尽可能的短，要时可在高速信号线两边加隔必离地线，离地线两端应与地层相连接；号线的布隔信置最好根据信号的流向安排，个电路的输出信号一线不要再折回输人信号线区域，为输人线与输出因线通常是不相容的。

（）量减小信号环路的面积２尽减小信号环路的面积，为了减小环路的差模是电流辐射。

路辐射与电流强度和环路面积成正比，环在电流强度确定的情况下，了减小环路辐射，有为只设法减小环路面积。

号环路不应重叠，对于高速信这度、电流的信号环路尤为重要，际上减小面积比大实．８Ｎｏ１２０２．０２Ｃ＝Ａ ?ｎＸ＋，－Ｃ７）Ａ２半Ｃ（） ? ｒｓ下ｔ／ｓｎ／ｉｔ）ｉｒＴｎｏ『ｎ＝Ｔｒｃ（）１式中，是数字脉冲宽度，是数字脉冲的上升时ｔ间，Ｔ是数字信号的重复周期。

根据这个结果，以可把方波数字信号的印制板设计带宽定为ｌ，通常／，要考虑这个带宽的十倍频。

缩短信号线长度更有效。

在单层和双层板上信号线及其回流线应紧贴在一起布置，好是每条信号线最都有自己的回流线，则容易产生信号环路的重叠。

否前面已经讲过，单面板和双面板中布置地线时采在用井字形网状结构，多层板号线不要跨越地在层上的隔缝，目的都是为了减小信号环路面积。

其（）虑阻抗匹配问题３考当高速数字信号的传输延迟时间ｔｔ４时，ｄ＞／ｆ，为信号的脉冲上升时间，考虑阻抗匹配问题于应对ｆ一ｌｓ的数字信号，线长５ｍ就满足上述条件ｎ轨ｅ了。

在单面板和双面板上的轨线对的特性阻抗实际上很难控制，因为两条轨线要始终保持平行，宽度不变，能保证特性阻抗不变。

果双面板有一面作地才如层，或采用多层板，轨线与地层的特性阻抗对同一则层上宽度和厚度相同的任何走向轨线都是相同的。

般为４１Ｏ这样就便于与集成芯片的输人或０２ｎ．输出阻抗相匹配。

（）人输出轨线在连接器端口处应加高频去４输耦电容通常ＩＯ信号的频率要低于时钟频率，以高／所频去耦电容的选择应能保证ｉｏ信号正常传输，／而滤除高频时钟频率及其谐波。

该高频去耦电容是为了抑制差模干扰，括沿Ｉｏ线进人印制板和从印包／制板出去的干扰，以该电容应接在ＩＯ线的信号所／一线与地线之间。

３多层印崩电路板的电磁兼容设计在进行多层印制板设计时，先要考虑的是带首宽。

数字电路电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的带宽而不是数字电路脉多层电路板的电磁兼容分析可以基于克希霍夫定律和法拉第电磁感应定律。

根据克希霍夫定律，任何时域信号由源到负载的传输都必须有一个最低阻抗的路径。

个原则完全适合高频辐射电流的情况，这如果高频辐射电流不是经由设计中的回路到达目的的负载，就一定是通过某个客观存在的回路到达的，这一非正常回路中的一些器件就会遭受电磁骚扰。

在数字电路设计中，们最容易忽略的是存在于器人件、导线印制板和插头上的寄生电感、电容和导纳。

多层板设计要决定选用的多层板的层数。

多层板的层间安排随着电路而变，有以下几条共同原则：但电源平面应紧靠接地平面，且安排在接地并平面之下。