《数字逻辑》复习题一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2．在( A )的情况下，“或非”运算的结果是逻辑 1 。
A．全部输入是0 B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。
A.3B.6C.7D.86．组合逻辑电路的特点是（ B ）。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D.输出由当时和以前输入共同决定7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。
A.5 B.6 C.7 D.88．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。
A.2路B.全部C.1路D. 4路9．八路数据分配器，其地址输入端有( C )个。
A.1B.2C.3D.4E.810．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.812．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13．基本的逻辑运算是（ C ）。
A. 异或B.与非C. 与、或、非D. 或非14．格雷码的特点是位置相邻的数码中只有（ A ）。
A. 一位不同B. 二位不同C. 高位相同，其他全不同D. 各位全不同15．函数F= <!--[if !vml]--><!--[endif]-->的反函数是（ A ）。
A. <!--[if !vml]--><!--[endif]-->B. <!--[if !vml]--><!--[endif]-->C. <!--[if !vml]--><!--[endif]-->D.<!--[if !vml]--><!--[endif]-->16. 三极管可作为无触点开关用，当它处于截止状态时，相当于开关处于（ B ）。
A. 闭合状态B. 断开状态C. 时断时开D.先断后开17. 要区分60个数符，至少需（ C ）位二进制代码。
A.4 B5 C.6 D.719．下列电路中属于组合逻辑电路的是（ B ）。
A. 同步D触发器B.译码器C. 寄存器D. 计数器20．一个8选1数据选择器的数据输入端有( D )个。
A.1B.2C.4D.821．同步时序电路和异步时序电路比较，其差异在于后者( B )。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关22．一位8421BCD码计数器至少需要( B )个触发器。
A.3B.4C.5D.1023．只读存储器ROM在运行时具有( A )功能。
A.读/无写B. 无读 /写C.读/写D. 无读 /无写26．四变量的卡诺图，每个小方格最多有（ C ）相邻小方格。
A.2个B.3个C. 4个D.5个27 .在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 计数器28．三位二进制编码器的8个输入端<!--[if !vml]--><!--[endif]-->~<!--[if !vml]--><!--[endif]-->中，如果只有<!--[if !vml]--><!--[endif]-->是低电平，其余输入端均为高电平，则其输出状态<!--[if !vml]--><!--[endif]-->（ D ）。
A.111B.000C.101D.11029．四路数据分配器，其地址输入端有( B )个。
A.1B.2C.3D.4E.830．全加器有(B )个输出端。
A.1B.2C.3D.431．下列逻辑电路中为时序逻辑电路的是( C )。
A.译码器B.加法器 C寄存器 D.数据选择器32．随机存取存储器具有( A )功能。
A.读/写B. 无读 /写C.只读D.只写33 ‘A’、‘0、’和‘a’的ASCII码分别是（A）A . 65 、48 和61HB . 41 、30 和61C . 41H 、30 和61D . 41H 、30H 和61二、判断题（在括号中划√或×，然后填入下表与号对应的框中，否则不计分）1．集电极开路门有高电平、低电平、高阻等状态。
( x )2．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
（√）3．一般TTL 门电路的输出端可以直接相连，实现线与。
（ x ）4．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（ x ）5．同步时序电路具有统一的时钟 CP 控制。
（√）6．计数器的模是指构成计数器的触发器的个数。
（ x ）7．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（ x ）8．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ x ）9．CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。
（√）10．用数据选择器可实现时序逻辑电路。
（ x ）11．编码与译码是互逆的过程。
（√）12．时序电路不含有记忆功能的器件。
（ x ）13．计数器的核心元件是触发器。
（√）14．若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（√）15．TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（√）16．共阴接法的七段显示器，要用有效输出为高电平的显示译码器来驱动。
（√）17．二进制译码器相当于是一个最小项发生器，可以用其实现组合逻辑电路。
（√）18．异步时序电路的各级触发器类型不同。
（ x ）19．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
（ x ）20．TTL电路可直接驱动CMOS电路。
（x）21. CMOS电路可直接驱动TTL电路。
（√）22 一个真值表可能对应多个逻辑函数表达式 (√)23门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接；或门的多余端接地(√)三、填空题数据转换部分：1．(10110010.1011 )2=( 262.54 )8=( B2.B )16(43)D =(101011)2=(53)8(127)D =(1111111)2=(177)8(254.25)D =(11111110.01)2=(376.2)8(2.718)D =(10.10110111)2=(2.54)8(101001)B =(0010 1011)2=(29)16(11.01101)16=(0011.0110 1000)2=(3.68)16(0111 1000)8421BCD = ( 1001110 )2= ( 78 )10补码部分：1.–81和+81的8位二进制补码分别为: 10101111和 010100012.补码为 00101011和11111100对应的数分别为: 43和-4ASCII码部分：‘A’、‘0、’和‘a’的ASCII码分别是（A）A . 65 、48 和61HB . 41 、30 和61C . 41H 、30 和61D . 41H 、30H 和613．八路数据分配器，其地址输入端有 3 个。
4．触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。
6．一个8选1的数据选择器的数据输入端有____8 个。
7．触发器有 2 个稳态，实现九进制计数器，最少用 4 个触发器。
9．101 键盘的编码器输出 7 位二进制代码。
第七，八章部分1消去竞争冒险的方法有消去互补乘积项、增加乘积项以避免互补项相加、输出端并联电容等2施密特触发器可用于波形变换、波形整形与抗干扰、幅度鉴别等3单稳态电路可应用于定时，延时和消除噪声等4．存储器2716为2K×8位的EPROM，有11 条地址线，有 8 条数据线。
5．存储器2732为4K×8位的EPROM，有 12 条地址线，有 8 条数据线。
6．用2716（2K×8）构成容量为（8K×16）的存储器，需要8 片2716。