1.嵌入式系统：定义：以应用为中心、以计算机技术为基础，软、硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。

嵌入式系统是应用于特定环境下执行面对专业领域的应用系统，其特点为：系统内核小，可裁剪；专业性强；系统精简；通常要求有高实时性的操作系统；嵌入式系统开发需要专门的开发工具和环境；一旦进入市场，就具有较长的生命周期。

嵌入式系统的典型组成：按模块：中央处理器、外设、操作系统、应用按体系结构：硬件层、中间层、操作系统、功能层早期的嵌入式系统包含3个部分：硬件平台、嵌入式实时操作系统和应用程序；经过不断发展，在硬件平台和操作系统之间演化出了新的一层——硬件抽象层；硬件抽象层屏蔽了底层硬件的多样性，操作系统不再直接面对具体的硬件环境，而是由硬件抽象层代表的、逻辑上的硬件环境。

板级支持包是大多数商用嵌入式操作系统实现可移植性所采用的一种方案，是硬件抽象层的一种实现。

2.嵌入式系统软件体系结构：早期的嵌入式系统包含3个部分：硬件平台、嵌入式实时操作系统和应用程序；经过不断发展，在硬件平台和操作系统之间演化出了新的一层——硬件抽象层；硬件抽象层屏蔽了底层硬件的多样性，操作系统不再直接面对具体的硬件环境，而是由硬件抽象层代表的、逻辑上的硬件环境。

板级支持包是大多数商用嵌入式操作系统实现可移植性所采用的一种方案，是硬件抽象层的一种实现。

3.嵌入式系统的分类：按表现形式分（硬件范畴）：芯片级嵌入（含程序或算法的处理器），模块级嵌入（系统中的某个核心模块），系统级嵌入。

按实时性要求分（软件范畴）：非实时系统（PDA），软实时系统，硬实时系统。

嵌入式系统软件一般由嵌入式操作系统和应用软件组成；操作系统是连接计算机硬件与应用程序的系统程序，可分为：顺序执行系统（单任务系统，如DOS），分时操作系统：其特点包括多路性、交互性、“独占性”和及时性（UNIX），实时操作系统（RTOS）：计算的正确性不仅取决于程序的逻辑正确性，更取决于结果产生的时间，根据对产生时间要求的严格程度又可分为：硬实时操作系统，软实时操作系统。

4.嵌入式操作系统有RTOS和DTOS之分，说明RTOS的实时性含义答：RTOS意指实时操作系统，RTOS的实时性并非是简单的要求嵌入式操作系统响应速度快，而是要求嵌入式操作系统对外部事件和软件任务请求的响应事件具有严格的确定性。

5.实时操作系统的特点：计算的正确性不仅取决于程序的逻辑正确性，更取决于结果产生的时间。

6.冯·诺伊曼与哈佛结构：冯·诺依曼结构：采用二进制代码表示数据和指令；采用存储程序工作方式，数据和程序都存储在存储器中；由存储器、运算器、控制器、I/O设备组成计算机硬件系统；总结：程序存储，程序执行。

哈佛结构：采用分别用于存储数据和程序的两个存储器,两条总线的系统结构；各个部件有专用的数据、地址与控制总线；CPU和外设DMA的操作引入了某种并行度；区别：地址空间和数据空间分开与否。

哈佛结构与冯·诺依曼结构的区别：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并行处理；使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，这两条总线之间毫无关联；冯·诺依曼体系结构的特点：数据与指令都存储在存储器中，被大多数计算机所采用，ARM7——冯·诺依曼体系。

哈佛体系结构的特点：程序存储器与数据存储器分开，指令和数据可有不同的数据宽度，提供了较大的数据存储器带宽，适合于数字信号处理，大多数DSP都是哈佛结构，ARM9是哈佛结构。

7.中断的重要性：响应突发事件（异步事件）。

对计算机发展的影响：使得计算机能解决客观世界的突发事情，如实时系统。

使轮询系统到事件驱动系统成为可能。

8.编址方式：独立编址（I/O具有与内存不同的地址空间），统一编址（I/O与内存在同一地址空间）9.指令：面向程序员（软件）。

微指令：复杂指令由微指令有序序列实现（在CPU中实现）。

区别：每条微指令所代表的都是很简单的基本操作；所有微指令的格式都很规则、简单、易于解码；取微指令的速度很快；微指令的执行速度很快。

10.机器码是是计算机能理解和执行的唯一语言.机器码的有序集合对应于高级语言的语句.机器码是指令的二进制表示形式.11.CISC：复杂指令集（Complex Instruction Set Computer）：具有大量的指令和寻址方式；大多数程序只使用少量的指令就能够运行。

CISC的缺点：20％与80％的问题（20％的简单指令利用率达到80％，80％的复杂指令的使用概率只有20％）指令复杂度对处理器VLSI实现性能的影响（CISC中指令长度不统一，高性能的VLSI实现难度大）软硬件的协同设计问题（CISC多采用微指令技术，增强指令系统的功能，简化了目标软件的设计，但增加了硬件（微程序）复杂度，程序执行时间不一定短）。

RISC：精简指令集（Reduced Instruction Set Computer) ：只包含最有用的指令，确保数据通道快速执行每一条指令，使CPU硬件结构设计变得更为简单。

RISC的特点：硬连线的指令译码逻辑（RISC指令格式和长度固定，指令类型少，功能简单，寻址方式少，译码控制器可采用规则的硬布线逻辑（组合逻辑型），CISC大多使用微码ROM进行指令译码（存储逻辑型））；减少指令和寻址方式的种类；大多数指令单周期执行；分开的Load/Store结构的存取指令；固定指令格式。

RISC的优势：处理器管芯面积小，开发时间少，开发成本低，容易实现高性能。

RISC的缺点：与CISC比代码密度低，不能执行X86代码，给优化编译程序带来了困难。

12.ARM嵌入式处理器的指令系统采用RISC体系，RISC有何主要特点：答：1.采用固定长度的指令格式，指令规整，简单； 2.使用单周期指令； 3.大量使用寄存器。

13.ARM的特点：小体积、低功耗、低成本、高性能，Load/Store体系结构，16位/32位双指令集，3地址指令格式，全球众多的合作伙伴（自己只设计高性能的IP核，授权给别人生产）14.体系结构的演变：T变种：16位压缩指令集；M变种：增强型乘法器,产生全64位结果：(32X32⇒64or32X32+64 ⇒64)；E变种：增强型DSP指令集,包括全部算法操作和16位乘法操作；J变种：支持新的JAVA,提供字节代码执行的硬件和优化软件加速功能；SIMD变种：媒体功能扩展；D变种：支持片上Debug；I变种：EmbededICE硬件，以支持片上断点和观察点；S：表示可综合的“软”IP核15.在ARM嵌入式处理器系列中有ARM7TDMIMI,ARM9TDMI的CPU核，解释其中“TDMI”的含义。

答：T：支持16位的Thumb指令集； D：支持片上Debug； M：片内嵌有硬件乘法器； I：嵌入式在线仿真ICE。

16.ARM微处理器的两种工作状态：第一种为ARM状态：此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态：此时处理器执行16位的、半字对齐的 Thumb 指令；在程序的执行过中，可随时在两种工作状态之间切换17.ARM七种工作模式：用户模式（usr）：ARM处理器正常的程序执行状态；快速中断模式（fiq）：用于高速数据传输或通道处理；外部中断模式（irq）：用于通用的中断处理；管理模式（svc）：操作系统使用的保护模式；指令终止模式(abt)：当指令预取终止时进入该模式；数据访问终止模式(abt)：当数据访问终止时进入该模式，可用于虚拟存储及存储保护；系统模式（sys）：运行具有特权的操作系统任务；注：除了用户模式外，其它模式都是特权模式。

18.ARM异常类型：当正常的程序执行流程发生暂时的停止时，称之为异常。

复位：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行；未定义指令：当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。

可使用该异常机制进行软件仿真；软件中断：该异常由执行SWI 指令产生，可用于用户模式下的程序调用特权操作指令。

可使用该异常机制实现系统功能调用；指令预取中止：若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常；数据中止：若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常；IRQ（外部中断请求）：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。

系统的外设可通过该异常请求中断服务；FIQ（快速中断请求）：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常.异常向量表：（地址，异常，进入模式）：（0x0000,0000, 复位，管理模式）（0x0000，0004，未定义指令，未定义模式）（0x0000,0008，软件中断，管理模式）（0x0000，000C，中止（预取指令），中止模式）（0x0000，0010，中止（数据），中止模式）（0x0000，0014，保留，保留）（0x0000，0018，IRQ）（0x0000，001C，FIQ,FIQ）异常优先级：1（最高）：复位；2：数据中止；3：FIQ；4：IRQ；5：预取指令中止；6（最低）：未定义指令，SWI。

19.ARM嵌入式处理器支持7种一场，对于复位（Reset）异常，ARM嵌入式处理器是如何处理的，复位异常向量地址是什么？答：复位异常通常是由系统加电或硬件强制使处理器的复位引脚出现负跳变而产生的，当处理器复位引脚出现负跳变时，当前程序运行程序跳转到复位处理程序处执行，并将复位向量地址是0x0000 0000开始的连续4个字节。

20.ARM微处理器共有37个32bit寄存器，其中R13（SP），LR（R14），R15（PC），R16（CPSR）的有何用途，SPSR有何用途？答：R13是一个32位的通用寄存器，通常用作堆栈指针寄存器； R14是一个32位的通用寄存器，亦称连接寄存器，用于保存子程序的返回地址； R15程序计数器，控制程序的执行顺序； CPSR：是当前程序状态寄存器，用于保存条件码标志，中断标志和运行模式控制位； SPSR：是CPSR的备份寄存器，用于保存CPSR的值。

21. LDR R0, [R1]; 压栈指令：[R1]→R0; STR R0, [R1]; 出栈指令：R0→[R1];LDR R0, [R1, #4]; 前变址寻址：[R1+4]→R0,不影响R1的值LDR R0, [R1,#4]！; 自动变址模式：[R1+4]→R0, R1+4LDR R0, [R1],#4; 后变址模式：[R1]→R0,然后R1+4ARM存储器访问指令：单寄存器存取指令（LDR,STR）(字32位，半字16位，字节8位)，多寄存器存取指令（LDM,STM）。