当前位置:文档之家› led显示屏常用芯片说明

led显示屏常用芯片说明

LED 显示屏中常用的芯片说明及原理
Led中常见的芯片有:74HC595列驱动,74HC138译码驱动,74HC245信号放大,74HC4953行扫描等。

1、74HC595
74HC595是硅结构的CMOS器件,兼容低电压TTL电路,遵守JEDEC标准。

74HC595
是具有8位移位寄存器和一个存储器,三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SHcp(移位寄存器时钟输入)的上升沿输入到移位寄存器中,在STcp(存储器时钟输入)的上升沿输入到存储寄存器中去。

如果两个时钟连在一起,则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入(Ds),和一个串行输出(Q7’),和一个异步的低电平复位,存储寄存器有一个并行8位的,具备三态的总线输出,当使能OE时(为低电平),存储寄存器的数据输出到总线。

8位串行输入/输出或者并行输出移位寄存器,具有高阻关断状态。

三态。

将串行输入的8位数字,转变为并行输出的8位数字,例如控制一个8位数码管,将不会有闪烁。

2特点
8位串行输入 /8位串行或并行输出存储状态寄存器,三种状态
输出寄存器(三态输出:就是具有高电平、低电平和高阻抗三种输出状态的门电路。

)可以直接清除 100MHz的移位频率
特点8位串行输入 /8位串行或并行输出存储状态寄存器,三种状态
输出寄存器(三态输出:就是具有高电平、低电平和高阻抗三种输出状态的门电路。

)可以直接清除 100MHz的移位频率
3输出能力并行输出,总线驱动;串行输出;标准中等规模集成电路
595移位寄存器有一个串行移位输入(Ds),和一个串行输出(Q7’),和一个异步的低电平复位,存储寄存器有一个并行8位的,具备三态的总线输出,当使能OE时(为低电平),存储寄存器的数据输出到总线。

参考数据
Cpd决定动态的能耗,
Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0)
F1=输入频率,CL=输出电容 f0=输出频率(MHz) Vcc=电源电压
4、引脚说明符号引脚描述
Q0…Q7 8位并行数据输出,其中Q0为第15脚
GND 第8脚地
Q7’第9脚串行数据输出
MR 第10脚主复位(低电平)
SHCP 第11脚移位寄存器时钟输入
STCP 第12脚存储寄存器时钟输入
OE 第13脚输出有效(低电平)
DS 第14脚串行数据输入
VCC 第16脚电源
2、74HC138 芯片
74HC138是一款高速CMOS器件,74HC138引脚兼容低功耗肖特基TTL(LSTTL)系列。

74HC138译码器可接受3位二进制加权地址输入(A0, A1和A2),并当使能时,提供8个互斥的低有效输出(Y0至Y7)。

74HC138特有3个使能输入端:两个低有效(E1和E2)和一个高有效(E3)。

除非E1和E2置低且E3置高,否则74HC138将保持所有输出为高。

利用这种复合使能特性,仅需4片74HC138芯片和1个反相器,即可轻松实现并行扩展,组合成为一个1-32(5线到32线)译码器。

任选一个低有效使能输入端作为数据输入,而把其余的使能输入端作为选通端,则74HC138亦可充当一个8输出多路分配器,未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。

74HC138与74HC238逻辑功能一致,只不过74HC138为反相输出。

74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。

将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。

HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。

两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;
扩展成32 线译码器,只需要接一个外接倒相器。

在解调器应用中,赋能输入端可用作数据输入端。

4特性
复合使能输入,轻松实现扩展兼容JEDEC标准no.7A 存储器芯片译码选择的理想选择低有效互斥输出 ESD保护 HBM EIA/JESD22-A114-C超过2000 V MM EIA/JESD22-A115-A超过200 V 温度范围 -40~+85 ℃ -40~+125 ℃ 多路分配功能
5技术参数
电压 2.0~6.0V
驱动电流±5.2mA
传输延迟 12ns@5V
逻辑电平 CMOS
功耗考量低功耗或电池供电应用
封装与引脚 SO16、SSOP16、DIP16、TSSOP16
74hc245的原理
总线收发器(bus transceiver),典型的CMOS型三态缓冲门电路。

由于单片机或CPU的数据/地址/控制总线端口都有一定的负载能力,如果负载超过其负载能力,一般应加驱动器。

另外,也可以使用74HC244等其他缓冲门电路。

74HC244是单向,74HC245是双向。

引脚定义:
第1脚DIR,为输入输出端口转换用,DIR=“1”高电平时信号由“A”端输入“B”端输出,DIR=“0”低电平时信号由“B”端输入“A”端输出。

第2~9脚“A”信号输入输出端,A0=B0,A7=B7,A0与B0是一组,如果
DIR=“1”OE=“0”则A1输入B1输出,其它类同。

如果DIR=“0”OE=“0”则B1输入A1输出,其它类同。

第11~18脚“B”信号输入输出端,功能与“A”端一样,不再描述。

第19脚OE,使能端,若该脚为“1”A/B端的信号将不导通,只有为“0”时A/B 端才被启用,该脚也就是起到开关的作用。

第10脚GND,电源地。

第20脚VCC,电源正极。

TRUTH TABLE真值表
Control
Inputs控制
输入
Operation 运行
G DIR
L L B 数据到A 总线
L H A 数据到B 总线
H X 隔开
H=高电平 L=低电平×=不定
Absolute Maximum Ratings绝对最大额定值Supply Voltage电源电压(VCC)
245的脚定义
第1脚DIR,为输入输出端口转换用,DIR=“1”高电平时信号由“A”端输入“B”端输出,DIR=“0”低电平时信号由“B”端输入“A”端输出。

第2~9
脚“A”信号输入输出端,A1=B1﹑﹑﹑﹑﹑﹑A8=B8,A1与B1是一组,如果DIR=“1”G=“0”则A1输入B1输出,其它类同。

如果DIR=“0”G=“0”则B1输入A1输出,其它类同。

第11~18脚“B”信号输入输出端,功能与“A”端一样,不在描述。

第19脚G,使能端,若该脚为“1”A/B端的信号将不导通,只有为“0”时A/B端才被启用,该脚也就是起到开关的作用第10脚GND,电源地。

第20脚VCC,电源正极。

74HC4953的作用:行驱动管,功率管
4953多用于LED点阵显示屏驱动,当每一显示行需要的电流是比较大时,要使用行驱动管,每片4953内部有两个行驱动管,可以驱动2个显示行。

其内部是两个CMOS管,1、3脚VCC,2、4脚控制脚,2脚控制7、8脚的输出,4脚控制5、6脚的输出,只有当2脚为“0”时,7、8才会输出,否则输出为高阻状态(漏极开路),只有当4脚为“0”时,5、6才会输出,否则输出为高阻状态(漏极开路)。

内部结构图
器件引脚图
(注:可编辑下载,若有不当之处,请指正,谢谢!)。

相关主题