5
ASIC设计
专用集成电路（ASIC：Application-Specific Integrated Circuit）（相对通用电路而言） 定义：针对某一应用或某一客户的特殊要求设计的集
成电路

特点：批量小，单片功能强，降低设计开发费用
6
ASIC设计
ASIC的主要设计方法
全定制设计方法 门阵列设计方法：半定制 标准单元设计方法：定制 积木块设计方法：定制 可编程逻辑器件设计方法 FPGA设计方式 掩膜版设计方式
7
全定制设计方法（Full Custom）
8
门阵列设计方法（Gate Array）
9
标准单元设计方法（Standard Cell）
10
标准单元设计方法（Standard Cell）
标准单元库的概念 标准单元库是用人工优化设计的单元模块的集合， 标准单元库是用人工优化设计的单元模块的集合， 各个单元模块需要在满足设计规则的基础上达到最小 的占用面积和最优的电气特性。 的占用面积和最优的电气特性。
21
Composer
ADE
Virtuoso Layout Editor
Diva
设 计 实 例
22
可测性设计 Synopsys Sunrise Compass 低功耗设计 Synopsys Epic 布局布线 后仿真 Cadence Avant! Mentor Graphics Synopsys Cadence Compass IKOS Vantage
18
Cadence 概述
System-Level Design Function Verification Emulation and Acceleration Synthesis/Place-and-Route Analog,RF,and Mixed-Signal Design Physical Verification and Analysis IC Packaging PCB Design
11
积木块设计方法（BBL方法）
12
积木块设计方法（BBL方法）
13
可编程逻辑设计方法
14
可编程逻辑设计方法
15
设计方法对比
16
Cadence 概述
市场需求以及工艺技术的发展使得设计复杂度提 高，为满足这样的需求，我们必须掌握最强大的 EDA 工具
17
Cadence 概述
VHDL仿真 VHDL仿真 行为综合 逻辑综合 Cadence IKOS Vantage Synopsys Synopsys Alta Synopsys Compass Mentor Graphics
集成电路设计
主讲教师：翟江辉 主讲教师：
1
本节课主要内容： Cadence 系统概述
2
主要内容
Cadence 概述 设计流程 系统组织结构 系统启动 帮助系统
3
Cadence 概述
为什么要学习 Cadence工具
4
Cadence 概述
集成电路发展趋势
年 特征尺寸(nm) 最低的电源电压(V) 工作频率 通用集成电路 ASIC DRAM 芯片面积(mm2 ) MPU ASIC 晶体管数/cm2 MPU ASIC 最大功耗(W) 桌面式产品 便携式产品 1997 250 1.8~2.5 750 300 280 300 480 3.7M 8M 70 1.2 1999 180 2001 150 2003 130 2006 100 2009 70 2012 50 1.5~1.8 1.2~1.5 1.2~1.5 0.9~1.2 0.6~0.9 0.5-0.6 1200 500 400 340 800 6.2M 14M 90 1.4 1400 600 450 385 850 10M 16M 110 1.7 1600 700 560 430 900 18M 24M 130 2 2000 900 790 520 1000 39M 40M 160 2.4 2500 1200 1120 620 1100 84M 64M 170 2.8 3000 1500 1580 750 1300 180M 100M 175 3.2
19
Cadence 概述
Candence的特点
全球最大的 EDA 公司 提供系统级至版图级的全线解决方案 除综合外，在系统设计，在前端设计输入和仿真，自 动布局布线，版图设计和验证等领域居行业领先地位 具有广泛的应用支持 电子设计工程师必须掌握的工具之一
20
Cadence软件的安装
安装虚拟机 安装linux (虚拟机工具和共享文件夹) 建立用户 (属性为csh) 拷入安装文件的压缩包 解压 (tar xvf 文件名) 安装cadence 设置环境变量和license 设置开发环境 (zcat xvzf 文件名|tar xvf -)