深孔填孔：电镀Cu、W
表 不同深孔加工方法的比较
打孔方式 示例
干法刻蚀
激光烧蚀
超声微钻孔
优点
缺点
拥有知识产权 的公司和研究 机构
可形成V型孔 无热损伤和残余 应力 深度可以控制 成本高 需要掩膜
IBM，Aviza， IMEC，Micron 等
成本低 不需要掩膜 可形成V型孔
有热损伤和残余应 力 需自停止层 不能并行加工 Toshiba等
中等 高 六氟化硫 低
干法抛光
硅质研磨剂 1 μm/min
低 高 无 低
➢ 晶圆减薄方法 -- 把机械 磨削、化学机械抛光、和 干法刻蚀有机地结合，并 建立它们之间的优化比例 关系，以保证晶圆既能减 薄到要求的厚度，又能具 有足够的强度 。
晶圆
机械磨削 化学机械抛光
（CMP）
干法刻蚀
暴露TSV结构
基于硅通孔 (TSV)的三维系统级封装 (3D-SiP) 方法具有如下主要优点:
➢ 高密度集成 ─ 大幅度地提高电子元器件的 集成度，减小封装的几何尺寸，克服现有的二 维系统级封装 (2D-SiP) 和三维封装堆叠 (PoP) 系统的不足，满足微电子产品对于多功能和小 型化的要求。 ➢ 提高电性能 ─ 大幅度地缩短电互连的长度， 从而可以很好地解决出现在二维系统级芯片 （SoC） 技术中的信号延迟等问题，提高电 性能。 ➢ 多种功能集成 ─ 可以把不同的功能芯片(如 射频、内存、逻辑、数字和MEMS等)集成在 一起实现电子元器件的多功能化。 ➢ 降低制造费用 ─ TSV三维集成技术虽然目 前在工艺上的成本较高，但是可以在元器件的 总体水平上降低制造成本。
设计顾问
磨削厚度
抛光厚度
厚度比
刻蚀厚度 指导试验
参数优化
基于机械化学抛光的晶圆减薄方法
表 部分TSV填孔方法比较
铜
钨
多晶硅
填孔材料
沉积方法
电镀 印刷
CVD
LPCVD
优点
电阻低 电阻低 热性能好
成本低 无需种子层
缺点
电镀时间长 成本高
电迁徙可靠 性
很难填充深孔
电阻大 热性能不好
拥有知识 Intel，IBM, 产权的公 TI, ST, 司和研究 Toshiba，
机构 Samsung等
MIT, IBM,
IZM, Infenion， Philips等
Leti, NEC, OKI, E比较
堆叠方法 工艺变动弹 良品 产量 制造成
性
率
本
晶圆/晶
低
圆
芯片/晶
中
圆
芯片/芯
高
片
低高
高
中中
中
高低
低
芯片/晶圆键合方法 -- 利用固液扩散低温键合。
，工艺不易实现自动化
➢静电可对芯片造 成伤害
表 四种主要精减薄方法的优缺点比较
工艺
示意 图
化学机械抛光
湿法蚀刻
减薄 介质
蚀刻 速率
蚀刻 效率
晶圆 强度
环境 污染
运营 成本
悬浮硬质颗粒 1 μm/min
氢氟酸＋硝酸＋ 乙酸
> 10 μm/min
低
高
高
高
硬质颗粒
氮氧化物
高/中
高
干法蚀刻
氟气 2 μm/min
脉冲激光源 脉冲激光
堆叠芯片
脉冲激光
晶圆/芯片
高分子
硅通孔
夹具
晶圆 绝缘层 粘接层
金属1 高分子材料 金属2
基于脉冲激光的芯片/晶圆键合方法
新型存储模组:
➢ 优良的电学性能 -- ASIC、DRAM 和 Flash间的电互连缩短至少两倍以 上，电性能(比如内存的读写速度)将会被大大地提高。 ➢ 超小的总体尺寸--没有金线键合、晶圆厚度减薄、没有衬垫，可缩小封 装的总体尺寸至少50%，而内存的容量还会增加至少一倍。 ➢ 多功能三维集成系统 -- 可以三维集成ASIC、DRAM和Flash芯片而形 成一个独立系统模组。
（a）键合前
CuVia BondingPad Metal 1 Metal 2 Metal 3 BondingLayer
（b）键合后
Cu-Sn、Au-Sn、Ni-Sn
芯片/晶圆键合方法 -- 利用脉冲激光在TSV结构间形成一层金属化合物， 把芯片/晶圆键合在一起。该方法具有工艺简单、成本低、产量高和可靠 性好等优点。
➢ 图像传感器为TSV的 第一个实际应用； ➢ 内存，包括闪存 （Flash）和动态内存 （DRAM）将占据最大 的市场； ➢ 微电机系统将是另一 个主要应用； ➢ 其它应用包括射频、
发光二极管等。
TSV技术的应用市场预测 (Yole Development, 2007)
四种主要的TSV工艺流程
DRIE 加工的不同深孔
电镀铜TSV结构的切面图
减薄到100微米的带TSV结构的晶圆
含有电镀铜TSV结构的1/4 晶圆
辅助圆片 Si
辅助圆片 Si
辅助圆片 Si
辅助圆片 Si
Si
深孔刻蚀：DRIE
绝缘层淀积 ：淀积绝缘性的 SiO2/SiN/SiO2复合层
扩散阻挡层淀积 ：化学镀或溅射淀积 TiW、TiN、TaN等
种子层：化学镀或溅射淀积Cu、W等
第五讲 三维系统级封装
封装堆叠
封装堆叠的可制造性和可靠性问题
➢ 翘曲和不平度：顶部底部翘曲不同会 造成焊锡结点在集成工艺中的失效；
➢ 净空（Stand-off）：随着焊锡结点间 距的缩小，含锡球随之缩小，其所提 供的净空将不足以满足ASIC芯片对封 装的要求。
常规封装堆叠
ITRS三维互连技术路线图
干式胶贴粘接
静电吸盘
优 ➢高温下可使用
➢低温下无需清洁， ➢无温度限制
点 ➢保护易碎晶圆
高温下残留亦较少 ➢不使用粘接材料
➢适用于表面不平整之晶 ➢适于自动化生产 ➢无需清洁
圆
➢表面平整度好
缺 ➢融蜡后有残留
➢使用温度不能超
点 ➢蜡的化学性质稳定，不 过130oC
易被化学溶剂清洗
➢表面平整度差
➢粘接时间和脱模时间长
Samsung 利用 TSV技术堆叠 的 16G 内存芯片组
IBM 利用TSV技术堆叠的CPU 和内存芯片组
TSV三维集成技术是最近几年半导体工业中最热门的研究方向 -- 所有的大公司和著名研究机构都在开展这方面的技术研究和产 品开发。 TSV三维集成技术可以创造出很多应用 -- 从消费电子到无线 通讯，从生物到医学，从航空航天到汽车电子等:
不需要掩膜 可形成V型孔
成本高， 不能并行加工。
IBM
表 不同绝缘层材料比较
材料 优点
缺点
二氧化 硅
保形性
高残余 应力 电容大
氮氧化硅 保形性
低残余应力
电容大
有机高分子 聚合物
保形性 吸湿小 电容小 低热应力
增加刻蚀步 骤
难以填充小 孔
表 用于晶圆减薄的不同粘接技术比较
工
蜡或胶水粘接
艺
示 意 图