• • VGA • • • • • • • • • •
多数简出数自电函秒液 双
功字易租字动压数表晶 机
能式交车密售表信 显显应
数频通自码饮 号 示示答 字率灯动锁料 发 控器器
钟计控计 控 生 制控
制费 制 器 器制
器器 器
器
本课程设计的任务和要求
一、设计任务
按照本课件所提供的几个实验例程，熟练掌握 Quartus II软件的原理图输入、VHDL文本输入 及混合输入等设计方法，完成实验例程后面的 思考题。在此基础上利用FPGA实验开发系统所 提供的资源完成多功能数字钟的EDA设计。
+ 从课程内容的安排来看,本设计有承上启下 之功,可帮助同学们为将来发展选定方向
+ 本次设计采用循序渐进的方式进行,先做小 实验,再完成数字系统设计
FPGA实验开发系统(DSP+FPGA二合一)
取下TMS320VC54xDSP开发板即可进行独立的FPGA实验
FPGA实验开发系统资源介绍
可完成数字系统开发设计的题目
课程设计报告要求
设计报告必须人手一份，报告可以是 电子打印稿。报告内容应尽量体现创 新设计, 照抄课件参考设计内容者会 影响本门课程的最后成绩,望好自为之
现代集成电路应用综合设计
课程简介
+ 本课程是在《数字电子技术》、 《EDA技术与VHDL》等课程的基础上， 以FPGA实验系统为开发平台,进行数 字系统设计的实践性课程.
本次课程设计的特点与特色
+ 从设计所采用核心芯片的特点来看,FPGA 的应用之广泛全面,发展势头之迅猛,掌握 其设计此其时也
+ 在培养自主创新能力这个方面,数模混合课 程设计及单片机课程设计都无法望其项背
二、具体要求
1、数字钟功能：数字钟的时间为24小时一个周期； 数字钟须显示时、分、秒。
2、清零校时功能：可以实现时、分、秒清零功能； 可以单独调时、调分，使其调整到标准时间。
3、整点报时功能：分位计数到59分钟时，设置一 个报警指示灯闪烁，并持续1分钟。
多功能数字钟的系统框图
关于电脑和实验箱的使用
1、每人一台电脑，每个同学须在电脑上 独立完成课件所规定的实验和数字钟的 设计输入、软件编译及仿真等过程。 2、每两人一台实验箱，要进行器件的编 程下载和硬件测试时，可通过转换并行 接口线的方式以完成实验。
考核方式
平时成绩：20%
课程考核：80%
注： 1、平时成绩主要以同学们的迟到、早退、 缺席情况进行考核。无故缺席一次及迟到 或早退三次考核成绩以零分计。 2、课程考核主要以提问、操作考查、设 计报告评分的方式进行。