初级比较器设计一．前言本文主要包括：（1）分析说明比较器工作原理；（2）比较器的设计计算方法；（3）比较器的HSPICE模拟；（4）比较器物理版图设计实现；（5）设计文件列表说明。
1()in in f V V +--=,()oh in in ihV when V V V +-->(),()v in in il in in ih A V V whenV V V V +-+--<-<(0)(0)()11v v v c cA A A s s s w τ==++ 那么，我们下面就可以分析比较器的时延：根据时延的定义和()v A s ，进行拉普拉斯逆变换，得到输入为阶跃信号min in V 的时域响应如下式：//min (0)[1](0)[1]2(0)tp c tp c oh ol oh ol v in v v V V V VA e V A e A ττ----=-=- ⇒max ln(2)0.693tp c c ττ==同理可以得到更为普遍的结果：当输入激励信号为阶跃信号min in kV ，相应得输出响应时延为：三．比较器的设计比较器的传输时延始终是我们关注的一个重点指标，以下侧重分析时延的限制因素和设计时常常引用的公式。
1．两级开环比较器的线性响应设计NMOS输入管两极开环比较器的电路拓扑结构如下图所示：66()[1oh DD DS DD DD G MIN TP V V V V V V V ⇒=-=--- 显然，ol ss V V =（2）两级比较器的特性 A 部分．第一级简单CMOS OTA 特性v v 效电路中的所有电容为0，于是可以得到如下的方程组：2244541141221()out m gs m gs n gs m gs n m m gs gs V g V g V r V g V r g g V V =-+=-==-114114511445()(1)out m gs m m gs n n m gs m n n V g V g g V r r g V g r r ⇒=+=+12ings V V =----------------------------------------------------------------关；M3二极管连接方式决定了节点4的时间常数很小也不可能形成主极点；最有可能形成主极点的地方为节点5和节点6，即第一级的节点电容对整体电路的特性没有决定作用，利用A部分的分析结果可以得到整体电路的小信号等效电路如下图所示：组并解得：1624676224567624675656()(1/)()()1[(')][()]out m m ds ds c m v in ds n c ds n ds ds n n c n n V s g g r r sC g A s V s s r C M C r C s r r C C C C C -==++++++ M ’为密勒因子， （3）估算时延为了计算的方便，()v A s 可以采用节点时间常数近似方法估算，它的另一种表示方式如下：12(0)()(1)(1)v v A A s s s p p =++其中：低频增益161246672467(0)(//)(//)()()m m v m ds ds m ds ds ds ds ds ds g g A g r r g r r g g g g ==++，2411ds ds g g p C +=-，6722ds ds g g p C +=-，1C 为第一级输出极点5的电容，2C 为为第二级输出节点6的电容。
假设输入激励信号为Vin,那么在S 域的电路响应为：Vo(s)= ()v A s Vin(s)，对它进行拉普拉斯逆变换可以得到时域的响应为：/1/2211212()(0)[1]()t t o v in p e p e V t A V t p p p p ττ--=+---，其中2416721(//),2(//)ds ds ds ds r r C r r C ττ==，根据这个时域响应可以估算比较器的线性响应传输时延，为了计算方便，对该式进行级数展开得 ：2221()(0)[1(1...)(1...)]1212n n o n v in n n t m t m V t A V t mt m m ≈--+++-++--，其中，211,1n p p tm t t p τ=== 再进一步简化得：2(0)()2n v ino n mt A V V t ≈令()()/2o n oh ol V t V V =+，解得：pn t ===1pn tp t τ⇒==，（21min,in p Vinm k p V ==），这就是估算线性线性响应传输时延的关系式。
附带说明一下如何选择摆率受限或线性响应受限来估算比较器的传输时延：为了比较线性响应受限和摆率受限，我们对/1/2211212()(0)[1]()t t o v in p e p e V t A V t p p p p ττ--=+---进行归1化处理得：()'21(0)11()1,1,111o n n n v inV t t mt o n n A V p m tV t e e m t tp m m p τ--==-+=≠==--其中:， 对上式进行两次求导并令其等于0可以得到归一化响应的最大斜率为：ln ln '11max()[]1m mm o n m m ndV t me e dt m ----=--------------（）而两级开环比较器的输出摆率为：72I SR C -=-------------（） 26676722()DD G MINTP V V V I I ISR C C β+----==------------ 比较（）、和（），当min in in V V >且摆率比（）小时，则应采用摆率来估算比较器电路的时延。
需要特别强调的是：如果是线性响应受限则极点的位置十分重要，如果是摆率受限则对电容的充放电的能力变得更为重要。
（4）设计常用公式：为设计方便，现将常用的设计公式及步骤总结如下：①276212N Pp C p p I I λλ====+ ②667722667722,'()'()P SD SAT N DS SAT W I W I L K V L K V ==，67,SD SAT dd oh DS SAT ol ss V V V V V V =-=- ③115722C C I I C =假设一个的值，计算 ④3542343'()P SG TP W I W L L K V V ==-，3SG dd icm TN V V V V +=-+⑤2467166(0)()(),v ds ds ds ds m m m A g g g g g g g ++==2112125min,(0)m oh ol v N in g V V W W A L L K I V -=== ⑥124624gd gd gs bd bd C C C C C C =++++22123221234412344123()2()()2()AD W L L L PD W L L L AD W L L L PD W L L L =++=+++=++=+++计算出C1，如果计算出的C1大于在第三步中假设的C1，则必须加大C1且重复3~6的步骤，直道计算出来的C1小于假设的C1为止。
⑦55512552,'()DS SAT icm GS ss N DS SAT W I V V V V L K V -=--=，如果5DS SATV 小于100mV 则增大11W L 2．两级开环比较器的摆率响应设计 （1）设计中用到的分析方法设计中的分析法方法法和“1”部分讲解的类同，重点要理解电路的小信号等效电路，并利用根据基尔霍夫电压环路（KVL ）和电流节点（KCL ）定理来求解，并进行设计计算。
（2）时延的估算在大多数的情况下，两级开环比较器会被驱动到摆率受限，此时，传输时延由下式计算：i i i ii idv vi C C dt t ∆==∆，其中：Ci 为第i 级的对地电容，由该式可以得到第i 级的传输时延为：i i i ii V t t C I ∆=∆=，总的传输时延为ii i iV tp C I ∆=∑。
（2）设计常用公式为设计方便，现将常用的设计公式及步骤总结如下： ①2762()out oh ol dv C V V I I C dt tp-=== ②667722667722,'()'()P SD SAT N DS SAT W I W I L K V L K V ==，67,SD SAT dd oh DS SAT ol ss V V V V V V =-=- ③假设一个C1值并在以后检查 ④1151()o oh ol dv C V V I C dt tp-=≈ ⑤3542343'()P SG TP W I W L L K V V ==-，3SG dd icm TN V V V V +=-+⑥2467166(0)()(),v ds ds ds ds m m m A g g g g g g g ++==2112125min,(0)m oh ol v N in g V V W W A L L K I V -===⑦124624gd gd gs bd bd C C C C C C =++++22123221234412344123()2()()2()AD W L L L PD W L L L AD W L L L PD W L L L =++=+++=++=+++计算出C1，如果计算出的C1大于在第三步中假设的C1，则必须加大C1且重复3~6的步骤，直道计算出来的C1小于假设的C1为止。
⑧55512552,'()DS SAT icm GS ss N DS SAT W I V V V V L K V -=--=，如果5DS SATV 小于100mV 则增大11W L 3．复合比较器（前置线性放大级＋锁存再生级）设计M9和M10构成，而其他的M5、M6和M11是动态时钟控制开关管。
为了保证最小的传输时延，它的设计思想在于：强调前级的大带宽和后级的高摆率，前级按负指数响应把输入信17921111792111111()()()'0o m m o o o m m o o o o g g V GV sC V g g V GV sC V C V s +++-=+++-=2810122228101222222'()()()'0o m m o o o m m o o o o V g g V G V sC V g g V G V sC V C V s+++-=+++-=⇒79179111112121111()()1''111111m m m m o o o o o g g R g g R R C V V V V V sR C sR C s s τττ++=-=-++++8102810222221212222()()2''112121m m m m o o o o o g g R g g R R C V V V V V sR C sR C s s τττ++=-=-++++其中：11221,2R C R C ττ==假设MOS 管采用对称设计使他们的跨导相等，令：79810m m m m m g g g g g ====，12,R R R ==12,12C C C τττ====，2121,''o o o i o o V V V V V V ∆=-∆=-，则可以解得：12'(12)'1112iim o m m V V g R V V s s g R s g Rττττττ∆∆-∆∆===+-++-，其中：'12m g R ττ=-求上式的拉普拉斯逆变换的时域响应为：(12)/2///'()'m m L t g R g Rt t t o i i i i v t V e V e e V e V ττττ---∆=∆=∆≈∆=∆，即： /()L t o i v t e V τ∆=∆其中：0.342L m C g Rττ=== 要求锁存器级的传输时延，可以令：/()()/2Lt o i oh ol v t e V V V τ∆=∆=-,解得传输时延为：ln()2oh olL iV V tp V τ-=∆，显然要改善传输时延应该从L τ和i V ∆两方面着手解决。