单选题1、存储周期是指∙存储器的读出时间∙存储器进行连续读和写操作所允许的最短时间间隔∙存储器的写入时间∙存储器进行连续写操作所允许的最短时间间隔2、在主存和CPU之间增加cache的目的是∙增加内存容量∙提高内存的可靠性∙解决CPU与内存之间的速度匹配问题∙增加内存容量，同时加快存取速度3、算术/ 逻辑运算单元74181ALU可完成：(p47)∙16种算术运算功能∙16种逻辑运算功能∙16种算术运算功能和16种逻辑运算功能∙4位乘法运算和除法运算功能4、某机字长32位，其中1位符号位，31位表示尾数。

若用定点小数表示，则最大正小数为：∙+（1 -2-32 ）∙+（1 -2-31 ）∙2-32∙2-31（A）5、在计数器定时查询方式下，若每次计数从0开始，则()∙设备号小的优先级高∙设备号大的优先级高∙每个设备使用总线的机会相同∙以上都不对6、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。

若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是(2009原题、第一章：计算机系统概述)∙00111 1100010∙00111 0100010∙01000 0010001∙发生溢出7、下列选项中，能缩短程序执行时间的措施是（）(2010年原题、第五章：中央处理器) I提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化∙仅I和II∙仅I和III∙仅II和III∙I，II，III8、下列选项中的英文缩写均为总路线标准的是（）(2010年原题、第六章：总线系统)∙PCI，CRT，USB，EISA∙ISA，CPI，VESA，EISA∙ISA，SCSI，RAM，MIPS∙ISA，EISA，PCI，PCI-Express9、下列给出的指令系统特点中，有利于实现指令流水线的是(2011年原题、第五章：中央处理器)Ⅰ. 指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有Load/St ore指令才能对操作数进行存储访问∙仅Ⅰ、Ⅱ∙仅Ⅱ、Ⅲ∙仅Ⅰ、Ⅲ∙Ⅰ、Ⅱ、Ⅲ10、同步通信之所以比异步通信具有较高的传输速率，是因为：∙同步通信不需要应答信号且总线长度比较短∙同步通信用一个公共的时钟信号进行同步∙同步通信中，各部件存取时间比较接近∙以上各项因素的综合结果11、在集中式总线仲裁中，（）方式响应时间最快。

∙链式查询∙独立请求∙计数器定时查询∙分布12、计算机系统的输入输出接口是( )之间的交接界面。

∙CPU与存储器∙存储器与外围设备∙主机与外围设备∙CPU与系统总线13、控制器、运算器和存储器合起来一般称为（）：∙I/O部件∙内存储器∙外存储器∙主机14、冯•诺依曼机工作方式的基本特点是（）：∙按地址访问并顺序执行指令∙精确结果处理∙存储器按内部地址访问∙自动工作15、输入、输出设备以及辅助存储器一般统称为（）：∙I/O系统∙外围设备∙外存储器∙执行部件16、计算机硬件能直接识别和执行的语言是（）：∙高级语言∙汇编语言∙机器语言∙符号语言17、采用虚拟存储器的主要目的是∙提高主存储器的存取速度∙扩大存储器空间，并能进行自动管理∙提高外存储器的存取速度∙扩大外存储器的存储空间18、某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。

若中断响应优先级从高到低的顺序是L4→L0→L 2→L1→L3 ，则L1的中断处理程序中设置的中断屏蔽字是(2011年原题、第八章：输入输出系统)∙11110∙01101∙00011∙0101019、在集中式总线仲裁中，（）方式对电路故障最敏感。

∙菊花链方式∙独立请求方式∙分布式∙计数器定时查询方式20、计算机使用总线结构的主要优点是便于实现积木化，同时：∙减少了信息传输量∙提高了信息传输的速度∙减少了信息传输线的条数∙加重了CPU的工作量21、下列数中最小的数为（）：∙101001B(表示41D)∙52Q(表示42D)∙29D∙233H(563D)22、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：∙-127∙-32∙-125∙-323、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：(负数在计算机中用补码表示)∙原∙补∙反∙移24、某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：∙789D∙789H∙1887D∙11110001001B25、下面说法正确的是∙半导体RAM信息可读可写，且断电后仍能保持记忆∙半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的∙静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失∙ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失26、存储单元是指：∙存放一个二进制信息位的存储元∙存放一个机器字的所有存储元集合∙存放一个字节的所有存储元集合∙存放两个字节的所有存储元集合27、系统总线中地址线的功能是：∙选择主存单元地址∙选择进行信息传输的设备∙选择外存地址∙指定主存和I/O设备接口电路的地址28、采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：(用所给的波特率除以7+1 +1+1)∙960∙873.∙1372∙48029、采用DMA方式传送数据时，每传送一个数据就要占用一个（C）的时间。

∙指令周期B. 机器周期C. 存储周期D. 总线周期30、在中断响应过程中，（）操作可以通过执行程序实现。

∙关中断∙保护断点∙保护现场∙读取中断向量31、下列陈述中正确的是：∙在DMA周期内，CPU不能执行程序∙中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来∙DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期∙输入输出操作的最终目的是要实现CPU与外设之间的数据传输32、中断向量地址是：∙子程序入口地址∙中断服务程序入口地址∙中断服务程序入口地址指示器33、在关中断状态，不可响应的中断是：∙可屏蔽中断∙硬件中断∙软件中断∙不可屏蔽中断34、为了便于实现多级中断，保存现场信息最有效的方法是采用：∙通用寄存器∙堆栈∙外存35、float型数据通常用IEEE 754单精度浮点数格式表示。

若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是(20 11年原题、第二章：运算方法和运算器)分析过程：x=-8.25=-1000.01b=-1.00001b*2^3;按照IEEE754的32位浮点数格式：S=1;E=e+127=3+127=130=82H;位数1.M中的M=000 0100 0000 0000 0000 0000(23位)，所以FR1的内容为11000 0010 000 0100 0000 0000 0000 000b=C104000H∙C104 0000H∙C242 0000H∙C184 0000H∙C1C2 0000H36、假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）(2 010年原题、第二章：运算方法和运算器)∙r1×r2∙r2×r3∙r1×r4∙r2×r437、下列外存中，属于顺序存取存储器的是：∙U盘∙硬盘∙磁带∙光盘38、显示器的颜色数为256色，则刷新存储器每个单元的字长应该为：∙256位∙8位∙16位39、CRT的颜色数为256色，则刷新存储器每个单元的字长应该为：(2^8=256)∙256位∙8位∙7位∙16位40、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现( )∙堆栈寻址∙程序的条件转移∙程序的无条件转移∙程序的条件转移或无条件转移41、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!中,且x=-8.25, 则FR1的内容是( )∙C1040000H∙C2420000H∙C1840000H∙C1C20000H42、不属于ALU的部件有( )∙加法器或乘法器∙移位器∙逻辑运算部件∙指令寄存器43、处理器中的ALU采用( )来实现∙时序电路∙组合逻辑电路∙控制电路∙模拟电路44、当且仅当( )发生时, 称为浮点数溢出(上溢)∙阶码上溢∙尾数上溢∙尾数与阶码同时上溢∙尾数或阶码上溢45、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是( )(注:选项中[ ]内的值为上标)∙-1.125*2[10]∙-1.125*2[11]∙-0.125*2[10]∙-0.125*2[11]46、一个C语言程序在一台32位机器上运行。

程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。

当x=127，y=-9时，执行赋值语句z=x+ y后，x、y和z的值分别是(2009原题、第二章：运算方法和运算器)∙x=0000007FH，y=FFF9H，z=00000076H∙x=0000007FH，y=FFF9H，z=FFFF0076H∙x=0000007FH，y=FFF7H，z=FFFF0076H∙x=0000007FH，y=FFF7H，z=00000076H47、冯•偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是(2009原题、第一章：计算机系统概述) (p152，在来考虑上一节….) ∙指令操作码的译码结果∙指令和数据的寻址方式∙指令周期的不同阶段∙指令和数据所在的存储单元48、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：(2^16=64，故需要16根地址线)∙64，16∙16，64∙64，8∙16，1649、计算机系统中的存贮器系统是指：∙RAM存贮器∙ROM存贮器∙主存贮器∙内存贮器和外存贮器50、交叉存储器实质上是一种（）存储器，它能执行独立的读写操作∙多模块，并行∙多模块，串行∙整体式，并行∙整体式，串行51、相联存储器是按( )进行寻址的存储器∙地址指定方式∙堆栈存取方式∙内容指定方式∙地址指定与堆栈存取方式结合52、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采( )∙堆栈寻址方式∙立即寻址方式∙隐含寻址方式∙间接寻址方式53、寄存器间接寻址方式中，操作数处在( )∙通用寄存器∙堆栈∙主存储器∙程序计数器54、计算机的外围设备是指：∙输入/输出设备∙外存设备∙通信设备∙除主机外的其他设备55、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85HZ，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（）(2010年原题、第七章：外围设备)∙245 Mbps∙979 Mbps∙1958 Mbps∙7834 Mbps56、单级中断系统中，中断服务程序执行顺序是（）(2010年原题、第八章：输入输出系统)I 保护现场Ⅱ开中断Ⅲ关中断Ⅳ保存断点V 中断事件处理Ⅵ恢复现场Ⅶ采访中断返回∙I→V→Ⅵ→Ⅱ→Ⅶ∙Ⅱ→I→V→Ⅶ∙Ⅲ→Ⅳ→V→Ⅵ→Ⅶ∙Ⅳ→I→V→Ⅵ→Ⅶ57、下列不会引起指令流水阻塞的是（）(2010年原题、第五章：中央处理器) ∙数据旁路∙数据相关∙条件转移∙资源冲突58、下列寄存器中，汇编语言程序员可见的是（）(2010年原题、第五章：中央处理器)∙存储器地址寄存器（MAR）∙程序计数器（PC）∙存储器数据寄存器（MDR）∙指令寄存器（IR）59、下列命令组合情况中，一次访存过程中，不可能发生的是（）(2012年原题、第三章：存储系统)∙TLB未命中，Cache未命中，Page未命中∙TLB未命中，Cache命中，Page命中∙TLB命中，Cache未命中，Page命中∙TLB命中，Cache命中，Page未命中60、下列有关RAM和ROM的叙述中，正确的是（）(2010年原题、第三章：存储系统)I RAM是易失性存储器，ROM是非易失性存储器II RAM和ROM都采用随机存取方式进行信息访问III RAM和ROM都可用作Cache IV RAM和ROM都需要进行刷新∙仅I和II∙仅II和III∙仅I，II，III∙仅II，III，IV61、假定用若干个2k×4位芯片组成一个8k×8位存储器，则地址0B1FH所在芯片的最小地址是（）(2010年原题、第三章：存储系统）∙0000H∙0600H∙0700H∙0800H62、假定变量i，f，d数据类型分别为int，float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示），已知i=7 85，f=1.5678E3，d=1.5E100、若在32位机器中执行下列关系表达式，则结果为真是（）(2010年原题、第二章：运算方法和运算器)（I）i==(int) (float)I （II）f==(float) (int) f （Ⅲ）f==(float) (do uble) f （IV）(d+f)-d==f∙仅I和II∙仅I和III∙仅II和III∙仅III和IV63、下列选项中，能引起外部中断的事件是(2009年原题、第八章：输入输出系统)∙键盘输入∙除数为0∙浮点运算下溢∙访存缺页64、一般机器周期的时间是根据（）来规定的。