《集成电路设计基础》
6
版图几何设计规则
• 有几种方法可以用来描述设计规则。 其中包括：
＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则
《集成电路设计基础》
7
设计规则或规整格式设计规则
70年代末，Meed和Conway倡导以无量纲的“” 为单位表示所有的几何尺寸限制，把大多数尺寸（覆 盖，出头等等）约定为的倍数。通常取栅长度L的 一半，又称等比例设计规则。由于其规则简单，主要 适合于芯片设计新手使用，或不要求芯片面积最小， 电路特性最佳的应用场合。在这类规则中，把绝大多 数尺寸规定为某一特征尺寸“”的某个倍数。与工 艺线所具有的工艺分辨率有关，线宽偏离理想特征尺 寸的上限以及掩膜版之间的最大套准偏差。
2.0x2.0
4.2
接触孔间距
2.0
4.3
多晶硅覆盖孔
1.0
4.4
有源区覆盖孔
1.5
4.5
有源区孔到栅距离
1.5
4.6
多晶硅孔到有源区距
1.5
离
4.7
金属覆盖孔
1.0
目的与作用 保证与铝布线的良好接触
保证良好接触 防止漏电和短路 防止PN结漏电和短路 防止源、漏区与栅短路 防止源、漏区与栅短路 保证接触，防止断条
1.3
4.2 4.4
3.1 4.5 3.4 4.7
2.1 1.1
《集成电路设计基础》
VDD
5.1 28
电学设计规则
• 电学设计规则给出的是将具体的 工艺参数及其结果抽象出的电学 参数，是电路与系统设计、模拟 的依据。
《集成电路设计基础》
29
电学设计规则描述
《集成电路设计基础》
30
电学设计规则描述
39
版图设计及版图验证
• 版图布局布线 布局就是将组成集成电路的各部分
合理地布置在芯片上。布线就是按电 路图给出的连接关系，在版图上布置 元器件之间、各部分之间的连接。
《集成电路设计基础》
40
单元和单元库的建立
在版图设计阶段，无论是全 定制还是半定制版图设计一定 都会用到单元或单元库。
《集成电路设计基础》
1.3
N阱内N阱覆盖P+
2.0
保证N阱四周的场注N区环的尺寸
1.4
N阱外N阱到N+距离
8.0
减少闩锁效应
《集成电路设计基础》
14
版图几何设计规则
N阱设计规则示意图
《集成电路设计基础》
15
版图几何设计规则
P+、N+有源区相关的设计规则列表
编号 描 述
尺
寸
目的与作用
2.1
P+、N+有源区宽度
3.5
保证器件尺寸，减少窄沟道效
优点：版图设计独立于工艺和实际尺寸。
《集成电路设计基础》
91Biblioteka 设计规则或规整格式设计规则70年代末，Meed和Conway倡导以无量纲的“” 为单位表示所有的几何尺寸限制，把大多数尺寸（覆 盖，出头等等）约定为的倍数。通常取栅长度L的 一半，又称等比例设计规则。由于其规则简单，主要 适合于芯片设计新手使用，或不要求芯片面积最小， 电路特性最佳的应用场合。在这类规则中，把绝大多 数尺寸规定为某一特征尺寸“”的某个倍数。与工 艺线所具有的工艺分辨率有关，线宽偏离理想特征尺 寸的上限以及掩膜版之间的最大套准偏差。
关于＜出错输出＞语句，可以在其中列出出错单 元的名称(Cell Name)及层次(layName)，并写成：＜ OUTPUT CellName layName＞。
《集成电路设计基础》
48
版图验证
例: （1）EXT[T] POLYCON DIFF LT 0.7 OUTPUT E105 44 这一句意味着当多晶硅与扩散区包含时，在沿宽度
方向的边缘内外间距小于0.7μm时出错，其中[T]更 强调了在间距等于0时也出错。“出错输出”在指定 44层上给出单元E105一个错误标志。
（2）WIDTH CON LT 0.6 OUTPUT E53A 44
这一句意味着接触孔宽度0.6μm小于出错，“出错输 出”在指定44层上给出单元E53A一个错误标志。
优点：版图设计独立于工艺和实际尺寸。
《集成电路设计基础》
11
版图几何设计规则
层次
人们把设计过程抽象成若干易 于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
下面以某种N阱的硅栅工艺为例分 别介绍层次的概念。
《集成电路设计基础》
12
版图几何设计规则
• NWELL硅栅的层次标示
所有器件。包括晶体管、接触、引脚；器件 可以通用，也可自定义（详细内容及操作方 法详见相关软件使用说明）。
《集成电路设计基础》
47
版图验证
设计规则的验证（DRC）
设计规则的验证（DRC）由下述命令格式书写 成检查文件：
＜出错条件＞ ＜出错输出＞
在运行过程中，如果所画版图出现符合＜出错条 件＞的情形，则执行＜出错输出＞。则此出错条件是 由设计人员按照设计规则编写的。在DRC执行过程中， 计算机会自动对照查验图形和出错条件。
《集成电路设计基础》
4
版图几何设计规则
• 从设计的观点出发，设计规则可以 分为三部分：
（1）决定几何特征和图形的几何规 定。这些规定保证各个图形彼此之
间具有正确的关系。
《集成电路设计基础》
5
版图几何设计规则
（2）确定掩模制备和芯片制造中都 需要的一组基本图形部件的强制性
要求。 （3）定义设计人员设计时所用的电 参数的范围。
《集成电路设计基础》
23
版图几何设计规则
Pad相关的设计规则列表
编号 6.1
描述 最小焊盘大小
尺寸 90
目的与作用 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距
25.0
离
提高可靠性需要
《集成电路设计基础》
24
版图几何设计规则
（2）禁止在一条铝走线的长信号线 下平行走过另一条用多晶硅或 扩散区走线的长信号线。
《集成电路设计基础》
35
布线规则
（3）压点离开芯片内部图形的距离 不应少于20μm，以避免芯片 键合时，因应力而造成电路损 坏。
（4）布线层选择。
《集成电路设计基础》
36
布线规则
《集成电路设计基础》
37
版图设计及版图验证
《集成电路设计基础》
50
版图验证
ERC检查的主要错误有如下几种： (1) 节点开路。 (2) 短路。 (3) 接触孔浮孔。 (4) 特定区域未接触。 (5) 不合理的元器件节点数（或扇出数）
无论建立标准单元库还是布局布线阶段， 都要用到Technology File。可以存在系统 中的隐含文件或任一指定文件中。根据 需要此文件也可重新命名或进行编辑。
《集成电路设计基础》
46
Technology File
Technology File包含定义设计所需的全部 物理信息，包括：
各层颜色、线型、显示或绘图设备； 单层和双层性质； 视图（VIEW）及其性质； 物理设计规则；
《集成电路设计基础》
2
版图几何设计规则
版图几何设计规则可看作是对光刻掩模版 制备要求。 光刻掩模版是用来制造集成电路的。这些 规则在生产阶段中为电路的设计师和工艺 工程师提供了一种必要的信息联系。
《集成电路设计基础》
3
设计规则与性能和成品率之间的关系
一般来讲，设计规则反映了性能和成品 率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成 品率越高)。 规则越富有进取性，则电路性能改进的 可能性也越大，这种改进可能是以牺牲 成品率为代价的。
《集成电路设计基础》
49
版图验证
版图的电学验证（ERC）
除违反设计规则而造成的图形尺寸错误外， 常还会发生电学错误，如电源、地、某些输 入或输出端的连接错误。这就需要用ERC检 验步骤来加以防范。
为了进行ERC的验证，首先应在版图中将 各有关电学节点做出定义。如将电源、接地 点、输入端、输出端分别给出“节点名”。
《集成电路设计基础》
31
电学设计规则
与上述的几何设计规则一样，对于不同 的工艺线和工艺流程，数据的多少将有 所不同，对于不同的要求，数据的多少 也会有所差别。
《集成电路设计基础》
32
电学设计规则
• 如果用手工设计集成电路或单元（如标准 单元库设计），几何设计规则是图形编 辑的依据，电学设计规则是分析计算的 依据。
41
全定制设计方法
所谓全定制设计方法就是利用 人机交互图形系统，由版图设计 人员从每个半导体器件的图形、 尺寸开始设计，直至整个版图的 布局布线。
《集成电路设计基础》
42
半定制设计方法
而在标准单元设计方法中，基本的电 路单元(如非门、与非门、或非门、全加器、 D触发器)的版图是预先设计好的，放在 CAD工具的版图库中。这部分版图不必由 设计者自行设计，所以叫半定制。所以在 半定制设计中常用到标准单元法。
《集成电路设计基础》
20
版图几何设计规则
contact设计规则示意图
《集成电路设计基础》
21
版图几何设计规则
Metal相关的设计规则列表
编号 5.1
描述
尺寸
金属宽度
2.5
目的与作用 保证铝线的良好电导
5.2
金属间距
2.0
防止铝条联条
《集成电路设计基础》