微电子技术新进展
西安理工大学 电子工程系 高 勇
内容简介
• 微电子技术历史简要回顾 • 微电子技术发展方向
– 增大晶圆尺寸和缩小特征尺寸面临的挑战和 几个关键技术 – 集成电路(IC)发展成为系统芯片(SOC) 可编程器件可能取代专用集成电路（ASIC） – 微电子技术与其它领域相结合将产生新产业 和学科
二、微电子技术的主要发展方向(2)
集成电路追求目标3G(G=109)---3T(T=1012) 存储量（GB—TByte） 速度（GHz—THz)、 数据传输率(Gbps- Tbps, bits per second) 三个主要发展方向： 继续增大晶圆尺寸和缩小特征尺寸 集成电路(IC)将发展成为系统芯片(SOC) 可编程器件可能取代专用集成电路（ASIC） 微电子技术与其它领域相结合将产生新产业和新 学科
现场可编程门阵列 (FPGA)替代 专用集成电路（ASIC）
3. Parasitics Schottky S/D
- Reduced extrinsic resistance 4. Gate leakage High-K Dielectrics - Reduced power consumption 5. Gate depletion Metal Gate
EEI
集成电路发明50年
• 1952年5月，英国科学家G. W. A. Dummer 第一次提出了集成电路的设想
• 1958年以德克萨斯仪器公司的科学家基尔 比(Clair Kilby)为首的研究小组研制出了 世界上第一块集成电路，并于1959年公布。
EEI
获得2000年Nobel物理奖
1958年第一块集成电路： TI公司的Kilby，12个器件，Ge晶片
BULK

Si CMOS is expected to dominate for at least the next 10 - 15 years while scaling of traditional FETs is expected to slow in the next 5-10 years, so finding ways to add function and improve performance of future IC's with new materials and device structures is crucial.
• 1993年3月
• 32 Bit
• 310万晶体管
• 60到166 MHz • 0.8µm
P6 (Pentium Pro) in 1996 150 to 200 MHz clock rate 196 mm**2 5500K transistors (external cache) 0.35 micron 4 layers metal 3.3volt VDD >20W typical power Dissipation 387 pins
– 新型器件结构-高性能、低功耗晶体管 FinFET Nano Electronic Device – 新型材料体系 • SOI材料 •应变硅 • 高K介质 • 金属栅电极
Challenges to CMOS Device Scaling
5 4 3 2 1 1. Electrostatics Double Gate
SOI(Silicon-On-Insulator） 绝缘衬底上的硅技术
QUASI-PLANAR SOI FinFET
10 nm GATE LENGTH FinFET
栅介质的限制
传统的栅结构
经验关系: L T ox Xj1/3
G
硅化物 重掺杂多晶硅 SiO2
随着 t gate 的缩小，栅泄漏 电流呈指数性增长
EEI
〃1999年2月，英特尔推出Pentium III处理 器，整合950万个晶体管，0.25μm工艺制造 〃2002年1月推出的Pentium 4处理器，其整 合5500万个晶体管，采用0.13μm工艺生产
2002年8月13日，英特尔开始90nm制程的突
破，业内首次在生产中采用应变硅；2005年 顺利过渡到了65nm工艺。
The Moore’s Law
微电子技术是50年来发展最快的技术
Moore’s Law: Quantitative
EEI
第一台通用电子 计算机：ENIAC 1946年2月14日 Moore School， Univ. of Pennsylvania
18,000个电子管 70000个电阻、 10000个电容器以及 6000个继电器 组成。
增大晶圆尺寸
EEI
集成电路制造工艺
大生产的硅片直径已经从200mm转入300mm。
2015年左右有可能出现400mm--450mm直径的硅片。
Single die
Wafer
Going up to 12” (300mm)
EEI
缩小器件的特征尺寸
集成电路最主要的特征参数的设计规则从 1959年以来40年间缩小了140倍。而平均晶体管价 格降低了107倍。 特征尺寸：10微米-1.0微米-0.8µ（亚微米 ） →半微米 0.5 µ→深亚微米 0.35µ, 0.25µ, 0.18µ, 0.13µ → 纳米 90 nm →65 nm → 45nm

MEMORY Cache/SRAM or even DRAM
微米级工艺 •基于IP复用 •主流CAD：软硬件协 同设计
EISA Interface
SYSTEM-ON-A-CHIP
集成电路走向系统芯片
• SOC与IC的设计原理是不同的，它是微电子
设计领域的一场革命。 • SOC是从整个系统的角度出发，把处理机制 、模型算法、软件（特别是芯片上的操作系统 -嵌入式的操作系统）、芯片结构、各层次电 路直至器件的设计紧密结合起来，在单个芯片 上完成整个系统的功能。它的设计必须从系统 行为级开始自顶向下（Top-Down）。
第一个关键技术：Sub-100nm光刻
193nm（immersion) 光刻技术成为 Sub-100nm(90nm-32/22nm)工艺的功臣
新的一代曝光技术？
第二个关键技术：多层互连技术
·传统的铝互联（电导率低、易加工） ·铜互连首先在0.25/0.18µm技术中使用 ·在0.13µm以后，铜互连与低介电常数绝 缘材料共同使用（预测可缩到20nm） ·高速铜质接头和新型低-k介质材料,探 索碳纳米管等替代材料
器件及互连线延迟
4
3.5 3 延迟值(ns) 2.5 2 1.5 1 0.5 0 1997 1999 2001 2003 2006 2009 器件内部延迟 2厘米连线延迟 （bottom layer） 2厘米连线延迟 （top layer） 2厘米连线延迟约束
互连技术与器件特征尺寸的缩小
第三个关键技术:新器件与新材料
SOC主要三个关键支持技术
• 软、硬件的协同设计技术 面 向 不 同 系 统 的 软 件 和 硬 件 的 功 能 划 分理 论（ Functional Partition Theory）。硬件和软件更加紧密 结合不仅是SOC的重要特点，也是21世纪IT业发展的 一大趋势。 • IP模块库的复用技术 IP模块有三种： 软核----主要是功能描述； 固核----主要为结构设计； 硬核----基于工艺的物理设计，与工艺相关，并经 过工艺验证的。其中以硬核使用价值最高。CMOS的 CPU、DRAM、SRAM、E2PROM和快闪存储器以及 A/D、D/A等都可以成为硬核。 • 模块界面间的综合分析技术 主要包括IP模块间的胶联逻辑技术和IP模块综合分 析及其实现技术等。
超薄栅 氧化层 大量的 晶体管
S
D
直接隧穿的泄漏电流 栅氧化层的势垒
tgate
栅氧化层厚度小于 3nm后
90nm→65nm工艺：栅极栅介质已经缩小到1.2nm了 （约等于5个原子厚度）栅极栅介质太薄，就会造成漏电电流穿透
在45nm工艺中采用High－K＋金属栅极晶体管 使摩尔定律得到了延伸（可以到35nm、25nm工艺）
2007年英特尔推出45nm正式 量产工艺，45nm技术是全新的 技术，可以让摩尔定律至少再 服役10年。
多核微处理器
AMD四核“Barcelona”处理器 采用300mm晶圆， 45纳米技术制造
二、微电子技术的主要发展方向(1)
电子信息类产品的开发明显出现了两个特点： (1)开发产品的复杂程度激增; (2)开发产品的上市时限紧迫（TTM) 集成电路在电子销售额中的份额逐年提高 已进入后PC时代 • 计算机（PC)-----Computer • 通讯（Cell Telephone )---Communication • 消费类电子(汽车电子）---Consumption
世界上第一台计算机
大小：长24m，宽6m，高2.5m 速度：5000次/sec；重量：30吨； 功率：140KW；平均无故障运行时间：7min
EEI
4044
微处理器的发展
1971年第一个 微处理器4004 2000多个晶体管 10μm的PMOS工艺
1982年286微处理器 13.4万个晶体管
频率6MHz、8MHz、10MHz和12.5MHz
微电子技术面临的挑战和关键技术
（1）继续增大晶圆尺寸
（2）Sub-100nm光刻技术
（3）互连线技术
（4）新器件结构与新材料
INCREASE OF WAFER DIAMETER
COMPARISON OF PRODUCTION COSTS
(Cu/Low-K 65 nm)
Cost/wafer 200 mm Cost/cm2 Cost/wafer 300 mm From 200 mm to 300 mm Cost/cm2 Cost/wafer Cost/cm2 $ 8.92 $ 4,390 $ 6.21 + 57 % - 30 % $ 2,800