Q
F从状态保持不变。
SD
F从 S C R
C
Q
Q
RD
F主打开 F主状态由J、K决 定，接收信号并 暂存。
S
F主 C 1
Q
0 1
R
K
总目录 章目录 返回
J
0
1 C
上一页 下一页
1
Q
0
Q
电子技术
C 0
F从打开 从触发器的状态取 决于主触发器，并 保持主、从状态一 致，因此称之为主 从触发器。 F主封锁
总目录 章目录 返回
上一页 下一页
电子技术
21.1.1 R－S 触发器
1. 基本 R－S 触发器 两互补输出端 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1‖ 态；反之为“0‖ 态。 Q Q 反馈线
.
& G1 SD 两输入端
.
& G2
电子技术
0 0 1 1
0 1 0 1
Qn 0 1 Qn
C高电平时F主状态由 J、K决定，F从状态 不变。 C下降沿( )触发器 翻转（ F从状态与F主 状态一致）。
总目录 章目录 返回
上一页 下一页
电子技术
JK触发器状态表 J 0 0 1 K 0 1 0 Qn+1 Qn (保持功能) 0 (置“0‖功能) 1 (置“1‖功能) Qn (计数功能)
Q 1 Q=1
.
& G1 1 1
. 若先翻
& G2
当时钟由 1变 0 后 触发器状态不定
1 SD
0 1
& G3
1 0 RD 1
& G4
S1
C
1
R1
0
总目录 章目录 返回 上一页 下一页
电子技术
可控RS状态表 S 0 0 1 1 R 0 1 0 1 Qn+1 Qn 0 1 不定
逻辑符号 Q Q
Qn—时钟到来前触发器的状态
电子技术
21.1 双稳态触发器
21.1.1 R－S 触发器
21.1.2 J－K 触发器 21.1.3 D 触发器 22.1.4 触发器逻辑功能转换
总目录 章目录 返回
上一页 下一页
电子技术
21.1 双稳态触发器
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存 一位二进制码。 特点： 1、有两个稳定状态“0‖态和“1‖态； 2、能根据输入信号将触发器置成“0‖或“1‖态； 3、输入信号消失后，被置成的“0‖或“1‖态能 保存下来，即具有记忆功能。
Q
F从 S C R
SD
Q
C
Q
RD
S
F主 C 0
0
Q
1 1
R
K
总目录 章目录 返回
状态保持不变。
0
J C 1
上一页 下一页
C高电平时触发器接 收信号并暂存（即F主 状态由J、K决定，F从 状态保持不变）。 C下降沿( )触发器翻 转（ F从状态与F主状 态一致）。
C低电平时,F主封锁 J、K不起作用 要求C高电平期间J、K 的状态保持不变。
总目录 章目录 返回 上一页 下一页
电子技术
C J
1
1 0 1 0 1
1 0 1 0
K
Q
总目录 章目录 返回
上一页 下一页
电子技术
C
1 1 0 1 1 0 1 1
J
K
Q
0
0
总目录 章目录 返回
上一页 下一页
21.1.3 D 触发器
1.电路结构
Q
Q
电子技术
基本R-S触发器
SD 反 馈 线
& G1
21.1.2 JK触发器
1.电路结构
Q
Q
电子技术
Q
从触发器
反 馈 线 SD
F从 S C R
C
Q
Q
RD
互补时 钟控制 主、从 触发器 不能同 时翻转 1
主触发器
S JQ R KQ
S
F主 C
Q
R
K
J C
总目录 章目录 返回
上一页 下一页
2. 工作原理
1
Q
Q
电子技术
C 0
F从封锁
逻辑符号 Q Q
1
1
SD J C K RD
C下降沿触发翻转
SD 、 RD为直接置 1、置 0 端，不受时钟控制，低 电平有效，触发器工作时SD 、 RD应接高电平。
总目录 章目录 返回 上一页 下一页
例：JK 触发器工作波形
下降沿触发翻转
电子技术
C J
0
1 0 1
1 0 1 0
K
Q
0
0
触发器状态由C高电平时的J、K决定。
0
0
总目录 章目录 返回 上一页 下一页
(4)J=0，K=0
Q0
Q
Q1
电子技术
设触发器原 态为“0‖态
保持原态
保持原态
SD
F从 S C R
C
Q
Q
RD
设触发器原 态为“1‖态
保持原态
S 0
F主 C 0R 0 0 CK
0
总目录 章目录 返回
Q
1
为“？”态 ―1‖态
10 J
0
1
上一页 下一页
结论：
RD
上一页 下一页
总目录 章目录 返回
电子技术
触发器输出与输入的逻辑关系
(1) SD=1，RD = 0
设触发器原态 为“1‖态。
1
Q
Q
0
0.
& G1 1 1 0
.1
& G2 0 RD
总目录 章目录 返回 上一页 下一页
翻转为“0‖态
SD
电子技术
设原态为“0‖ 态 结论: 不论 触发器原来 为何种状态， 当 SD=1， RD=0时， 将使触发器 置“0‖或称 为复位。 0Q 0 .
触发器保持 “0‖态不变 Q1
.1
& G2 0 RD 复位
总目录 章目录 返回 上一页 下一页
& G1 1 SD 1
0
电子技术
(2) SD=0，RD = 1
设原态为“0‖ 态
0 1
Q
Q
1
.
0 0 1
.0
& G2
& G1 翻转为“1‖ 态
SD
1 RD
总目录 章目录 返回
上一页 下一页
电子技术
设原态为“1‖ 态 结论: 不论 触发器原来 为何种状态， 当 SD=0， RD=1时， 将使触发器 置“1‖或称 为置位。 1 1
Q
Q
.
& G1
.
& G2
1 SD
被封锁
1
& G3
1
& G4 0 被封锁 R C
总目录 章目录 返回
RD1
R，S 输入状态 不起作用。 触发器状态不变
S
上一页 下一页
电子技术
当C=1时 触发器状态由R，S 输入状态决定。 触发器的翻转 时刻受C控制 （C高电平时 翻转），而触 发器的状态由 R，S的状态决 定。
触发器保持 “1‖态不变
Q
Q
.
0 1
.
0 0
& G1 0 SD 置位
& G2
1 RD
总目录 章目录 返回
上一页 下一页
电子技术
(3) SD=1，RD = 1
设原态为“0‖ 态
0 Q
Q1
0
.
1 1 0
.1
& G2
& G1 保持为“0‖ 态
SD
1 RD
总目录 章目录 返回
上一页 下一页
电子技术
设原态为“1‖ 态 当 SD=1， RD=1时， 触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。 1 1.
Q
Q
Q
电子技术
S JQn R KQn
C高电平时F主状态由 J、K决定，F从状态 不变。
C下降沿( )触发器 翻转（ F从状态与F主 状态一致）。
SD
F从 S C R
C
Q
Q
RD
S
F主 C
Q
R
1
J
0
1
CK
0
总目录 章目录 返回 上一页 下一页
3. JK触发器的逻辑功能 J K Qn+1 Qn 0 1 Qn J 0 0 1 1 JK触发器状态表 K 0 1 0 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0
总目录 章目录 返回
上一页 下一页
电子技术
时序逻辑电路的特点：
电路的输出状态不仅取决于当时的输入信号， 而且与电路原来的状态有关。当输入信号消失后， 电路状态仍维持不变。这种具有存贮记忆功能的
电路称为时序逻辑电路。
下面介绍双稳态触发器，它是构成时序电路 的基本逻辑单元。
总目录 章目录 返回
上一页 下一页
& G2 RD
& G3
& G4 C
导引电路
& G5
& G6
D
总目录 章目录 返回 上一页 下一页
Q 0 2.逻辑功能
1Q
电子技术
（1）D = 0
当C = 0时 触发器状态不变 当C = 1时 & G1 SD
Q