13
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
2）根据不同的输入信号可以置成1或0状态。
2
触发器的种类：
根据触发器电路结构形式分类：
基本RS触发器；
同步触发器；
主从触发器；
维持阻塞触发器；
边沿触发器
3
根据触发器逻辑功能不同分类：
RS触发器；
JK触发器；
T触发器；
D触发器； 根据数据存取原理不同触发器还可以分为：
静态触发器（本章介绍）； 动态触发器
Q
受干扰，产生误动作
t
如何克服“空翻”
30
Q
受干扰，产生误动作
t
同步式触发器为电平触发（高电平触发）
空翻——触发器的输出不能严格按时钟脉冲节拍 动作（同步式触发器的缺点）。 同步式D、JK、T触发器同样会出现“空翻”。
T触发器空翻特别严重。当T=1，Qn+1= 电平期间，Q不断在0、1之间变换。 同步式T、JK触发器根本不能使用。
状态图：（图形方式） 在CP作用下，状态变化与控制输入之间的关系。 特性方程：（代数方程式形式） 在CP作用下，Qn+1与控制输入及Qn之间的逻辑关系。
16
4-3-1 同步式触发器
（1）同步RS触发器
所谓同步，是触发器的动作与时钟同步
Q
Q
Q
Q
&
SD
&
RD
1S
CP
1R
&
S
CP
&
CP
R
17
同步RS触发器
R
CP
36
主从RS触发器真值表
CP ×
S × 0 0 1 1 0 0 1 1
R × 0 0 0 0 1 1 1 1
Qn × 0 1 0 1 0 1 0 1
Q n +1 Qn 0 1 1 1 0 0 1* 1*
CP=1，主触发器开， 从触发器封锁； CP下降沿（10）主 封锁，从根据主相同 状态翻转。
保持原状态；
CP=1，G3，G4开通 S、R信号反相后加到 基本RS触发器上。 约束条件：SR=0
18
*CP回到低电平后状态不定
特性方程：次态（Q n+1）和数据输入（S、R）、 初态（Qn）的关系。
Qn+1 = Qn SR + QnSR + QnSR
Qn+1
SR 00 Qn 0 0
S
01 0 0
40
CP
1
2
3
4
5
J
K
Q'
保持
保持
保持
保持
Q
保持 看齐 保持 看齐 保持 看齐 保持 看齐 保持
41
通过时序图，我们看到：
在CP高电平期间，主触发器接收控制输入信号， 并改变状态；在CP下降沿，从触发器向主触发 器看齐。
在一个时钟脉冲作用下，从触发器最多改变一次， 克服了“空翻”现象。
42
主从JK触发器真值表
11
× ×
10
1 1
1
1
特性方程：
Qn+1 = S + RQn SR = （约束条件） 0
19
RQn
激励表：在时钟脉冲作用下，
实现一定的状态转换 Qn →Qn+1 应有怎样的控制输入条件。
SR触发器激励表
Q →Q 0 →0 0 →1 1 →0 1 →1
n
n +1
S 0 1 0 ×
R × 0 1 0
46
CP
J
K
Q=1，主触发器接受置0 信号。 Q=0，主触发器不接受置 0信号。
Q
Q
47
4-4 时钟触发器的直接置位和直接复位
在CP=0时进行状态预置。
21
（2）同步式D触发器
Q
Q
D触发器特性表
真值表
&
&
&
CP
&
D 0 0 1 1
Q 0 1 0 1
n
Q n+1 0 0 1 1
说明 Qn+1 = 0 Qn+1 = 1
D
1
CP=0，触发器保持原状态不变；
CP=1，触发器根据输入信号D进行动作。
避免了RS触发器R=S=1时，次态不定的情况。
SD 0 0 1 1 0 0 1 1
RD 0 0 0 0 1 1 1 1
Qn 0 1 0 1 0 1 0 1
Q n +1 0 1 1 1 0 0 0* 0*
*输入端1同时消失，状态不定 7
SD=0，RD=1，Q=0； RD消失（由1回0），由于 Q = 1 加至G1，电路 0状态得以保持。
SD=RD=0，电路维持原来状态不变。
一个CP周期，触发器
输出端变化一次。
37
*CP回到低电平后，输出状态不定。
主从触发器在一个时钟周期，输出状态只改变一次。 主触发器本身是同步RS触发器。所以，在CP=1期间， 主触发器输出状态仍然随S、R状态的变化多次改变。 S=R=1，是触发器禁止状态。 遵循约束条件：SR=0。 如何使得即使S=R=1的情况下， 触发器的次态也是确定的。
0
0
1 1 1
0
T触发器状态转换图
28
同步RS触发器动作特点
CP=1情况下，S、R信号都可以加到基本RS触发器上。 都将引起输出端状态的变化。 电路的抗干扰能力比较差。
29
CP
书上例题（例4.2.2）
t
S
干扰脉冲 这种干扰引起触发器翻转，
t 我们称之为“空翻”。
R
触发器的输出不能严格按
t 时钟节拍动作进行。
第四章 触发器
数字电路另一种基本逻辑单元触发器
各类触发器电路结构，以及由于电路结构不同 所表现出的动作特点。
从功能上对触发器进行分类，说明触发器的电 路结构和逻辑功能的区别以及两者之间的关系。
1
4-1
概述
触发器：能够存储（记忆）1位二值 信号的基本单元电路。 触发器必须具备两个基本特点：
1）具有两个能自行保持的稳定状态，用来表 示逻辑1和0，或二进制数1和0； 所谓“稳定”状态，是指没有外界信号作用时， 触发器电路中的电流、电压均维持恒定的数值。
4
4-2
基本RS触发器
1）电路结构与工作原理
VO1
输出VO1随VI1变化而变化，VI1消失， VO1状态不定。
≥ 1
VI1
基本或非门
5
Q
≥ 1
Q
≥ 1
或非门组成的基本RS触发器
RD
SD
Q和Q：触发器输出端；
Q
Q
Q = 1, Q = 0 ，触发器1状态； Q = 0, Q = 1 ，触发器0状态；
Q
Q
T触发器真值表
&
SD
&
RD
反 馈 线
&
CP
&
T 0 0 1 1
Qn 0 1 0 1
Q n +1 0 1 1 0
说明
Qn+1 = Qn Q
n +1
=Q
n
特性方程：
J=K
T
Q
n +1
= TQ + TQ
n
n
27
T触发器激励表
Qn →Qn+1 0 →0 0 →1 1 →0 1 →1
T 0 1 1 0
T
CP ×
J × 0 0 1 1 0 0 1 1
K × 0 0 0 0 1 1 1 1
Qn × 0 1 0 1 0 1 0 1
Q Qn 0 1 1 1 0 0 1 0
n +1
43
CP
J
K
Q
Q
44
主从触发器动作特点： 1）触发器翻转分两步动作：
第一步，在CP=1期间，主触发器接收输入端信 号，被置成相应的状态，从触发器不动；