Q与Q 同时为1，不成互补关系
是一种不正常的强制状态
1
0
当SD、RD一起从0变1后
10
Q和Q将变得不可预测1假定Fra bibliotek1门的延迟时间短
故：与非门型RS触发器禁止
1
工作在这种输入条件
RS触发器真值表
三、工作波形
考虑器件内部时延和波形边沿时间后的触发器波形 Twmin 代表SD和RD信号交替出现时的最小时间间隔。
以及Q、Q变得不确定
3、功能表
注意点：
（1）避免出现R、S同时 为1的输入情况
（2）在CP=1时，输入S、 R均应保持不变； 否则按CP在负跳变前 一段时间的R、S值， 来确定最终的输出 状态
4、逻辑符号
延迟输出记号 ，说明新状 态发生在CP的下降沿
二、主从JK触发器 1、电路
互补的两个输出信号反馈到最前面的导引门
1、SD=0，RD=1，则
1
Q SD Q 0Q 1
Q RD Q 11 0 触发器置1
0
1
0
1 0
输入相同
1
3、SD=RD=1
不变 Q n 原（现）状态
Q n1 新（次）状态
Qn1 SD Qn 1 Qn Qn
1
不变 Qn1 RD Qn 1 Qn Qn
0
1
4、SD=RD=0
主从触发器：可以解决触发器输入与输出端之间的透明问题
一、主从RS触发器 1、电路
主触发器， 接受输入信
号S、R
从触发器， 输出存储
信息
时钟信号 互补
2、工作过程
当时钟CP=1时，输入数据R、S被存入主触发器 CP=0，从触发器的输入被封闭，它的输出保持原有状态
当CP=0时，主触发器的导引门被封闭，但它在CP变0前所存 储的状态QM、QM保留下来
CP=1，QM、QM就进入从触发器，成为输出信号Q、 Q
数据在CP为高电平时存入主触发器 在CP变为低电平后，才通过从触发器传到输出端
故主从触发器也称延迟触发器 主从触发器的优点：解决了输入透明的问题 主从触发器的缺点：R、S均为1时，仍然要发生输出状态
不确定的问题
因为CP变0后，
从而使QM、QM
2、电路的工作情况
1
0
0
0
10
1
1 1
01
1
1
1
0
JK为11时，
输出Q及Q互补，故主触发器的导引门中总有一个是触被发封器锁的的
若Q=1，Q=0，即使J=K=1，
状态发生
在CP=1时，内输入R=1，S=0，故QM=0，
转换
故在CP=0时，QMC=P1=1，从触发器的输出Q=0，
Q=1
3、功能表
JK=00 维持原状态
即： Q n1 Q n
JK=01 新状态复0
Qn1 0
JK=10 新状态置1
Qn1 1
JK=11 新状态转换
Qn1 Qn
Qn1 JQn KQn
6、工作波形 1 1
0 0
01 1
主从RS触发器QRS的变化，取决于CP下降沿来临前RS的最后一次 变化所指引的状态
主从JK触发器QJK 对于第七个脉冲，因为现态为0，FFM只能接受 S端信号，实现置1转换；FFS也就只进行置1转换。一次转换特性
电路中有两个输入端，SD（SD）、RD（RD） SD、SD——置位（置1）端
RD、RD——复位（复0或置0）端 SD、RD： 低电平有效 SD、RD： 高电平有效 下标D：表示输入S、R对触发器起直接置位、复位作用
二、工作原理
0 0
1 1
2、SD=1，RD=0，则 Q=0 Q=1 触发器复0
四种情况： 输入互补：
所封闭，Q的状态已与外输入D隔离，数据D即 使变化，也不再能影响状态Q 欲存入新数据D，需要待CP再次跃升到高电平，打通闩锁
7、工作波形
在CP=1时，触发器仍然是透明的，即Q跟随D变化 在CP=0时，电路才处于锁存状态
5-3 主从触发器（MS FF）
MS FF——Master-Slave FF
钟控触发器（锁存器）： 在CP=1时，输入仍然会直接影响输出，是透明的
在输入信号取消后，能将获得的新状态保存下来。 触发器分类： 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器
本章重点： 触发器外部逻辑功能、触发方式。
5-1 RS触发器（RS FF）
RS触发器：又称复位-置位触发器 一、电路
输入输出交叉连接，有两个输出端Q、Q
2、状态转换方程与真值表 状态转换方程
真值表 3、逻辑符号
C1：控制关联 当CP=1时，C1=1， 外输入数据D才成为内输入数据， 并使触发器的状态Qn+1=Dn
4、钟控D触发器又称为D锁存器
D：待存入的数据 在CP=1时，可将数据存入触发器 在CP=0时，D便保留在触发器内，此时，门G3和G4都被CP
当CP=0时，SD=RD=1
触发器状态Q维持不变
当CP=1时，SD=S， RD=R 触发器的状态可能发生状态转换
2、状态转换方程及功能表
利用
可得钟控RS触发器的状态转换方程为 其中SR=0是约束条 件 功能表
3、逻辑符号
C1：定时（控制）关联记号，表示只有在CP为1时， C1才为1，内输入S或R才起置位或复位作用
三、带数据锁定的主从JK触发器 普通主从JK触发器：要求在时钟CP=1期间，输入数据保持不变 带数据锁定的主从JK触发器：能克服上述缺点 CP正跳变时，读入JK数据 CP=1后，主触发器的两个导引门均被封闭 JK再变化，也不会影响触发器的状态
钟控RS触发器的缺点： 仍需双路触发信号R及S输入，而且受RS=0约束条件的限 制
二、钟控D触发器（D锁存器） 1、电路
导引门G3、G4的输入是D及D，自然满足了约束条件
状态的转换仍受时钟CP的控制
当CP=0时，SD=RD=1
触发器状态Q维持不变
当CP=1时，SD=D，RD=D 触发器的状态可能发生状态转换
逻辑符号 同理：或非门型RS触发器的状态转换方程为 逻辑符号为:
5-2 锁存器
基本RS触发器：又称透明触发器，当输入信号发生变化时， 直接影响触发器的状态及输出
钟控触发器（时钟控制的触发器）： 触发器状态转换的时间由某个时钟信号来控制
一、钟控RS触发器 1、电路
门G1、G2构成基本 RS触发器
门G3、G4是触 发引导电路
第五章 触 发 器
教材原著：《数字电路》 龚之春 编著
杭州电子科技大学电子信息学院
组合电路：不含记忆元件、无反馈 、输出与原来状态无关
触发器：能够存储一位二进制信息的基本单元。
触发器特点： 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下，可从一种状态翻转到另一种状态；