摘要频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。

其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。

频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。

在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。

主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。

在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。

在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。

频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。

正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。

在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。

频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。

在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。

在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。

关键词：周期；频率；数码管，锁存器，计数器，中规模电路，定时器目录1.课程设计目的 (1)2.课程设计频率技术要求 (1)3．课程设计报告内容 (2)3.1 设计方案的选定与说明 (2)3.1.1方案设计与论证 (2)3.2论述方案的各部分工作原理 (4)3.2.1时基电路 (4)3.2.3逻辑控制电路 (5)3.2.4计数器 (6)3.2.5锁存器 (7)3.3设计方案的图表 (8)3.3.1设计原理图 (8)3.3.2元件清单 (11)3.4编写设计说明书 (12)3.4.1 设计说明 (12)3.4.2 性能技术指标与分析 (12)4、总结 (15)5、参考书目： (16)1.课程设计目的(1)会运用电子技术课程所学到的理论知识，独立完成设计课题。

(2)学会将单元电路组成系统电路的方法。

(3)熟悉中规模集成电路和半导体显示器件的使用方法。

(4)通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。

培养严肃认真工作作风和严谨的科学发展。

2.课程设计频率技术要求频率计技术指标：频率测量范围：10～9999Hz输入电压幅度：300mV～3V输入信号波形：任意周期信号显示位数： 4位电源： 220V50Hz3．课程设计报告内容3.1 设计方案的选定与说明数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。

3.1.1方案设计与论证交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。

用数学模型可表示为：Nf=t式中f——频率。

N——电振动次数或脉冲数。

t——产生N次电振动或脉冲所需要的时间。

首先必须把各种被测信号通过放大整形电路，使其成为规矩的数字信号，以便于计数器计数。

实现频率测量的另一必备环节是时基电路。

所谓时基电路，就是产生时间标准信号的电路装置。

通常要求精确稳定，所以采用1MHz或5MHz 石英晶体振荡器做成标准时间信号发生器。

一般计数器则采用十位计数器，N 进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。

如图3.1.a所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。

根据公式得被测信号的频率f=NHz。

图3.1.a 数字频率计系统原理方框图逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。

简而言之，控制电路的任务就是打开主控门计数，关上主控门显示，然后清零，这个过程不断重复进行。

控制电路如图3.1.b 所示：图3.1.b 逻辑控制电路逻辑控制电路 数码显示器译码器锁存器计数器闸门电路 放大与整形电路 时基电路 V X3.2论述方案的各部分工作原理3.2.1时基电路为了获得较为稳定的时间基准信号，以便准确的控制主控门的开启时间，其电路见图3.2.1所示：V CCO v图3.2.1 时基电路本设计采取用555定时器组成的多谐振荡器如图3.2.1所示。

接通电源后，电容被充电，当C v 上升到32CC V 时，使O v 为低电平，同时放电三极管T 导通，此时电容C 通过2R 和T 放电，C v 下降。

当C v 下降到3CC V 时，O v 翻转为高电平。

电容器C 放电所需的时间为C R C R t pL 227.02ln ≈=当放电结束时，T 截止，CC V 将通过1R 、2R 向电容C 充电，C v 由3CC V 上升到32CC V 所需的时间为C R R C R R t pH )(7.02ln )(2121+≈+=当C v 上升到32CC V 时，电路又翻转为低电平。

如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。

其振荡频率为CR R t t f pH pL )2(43.1121+≈+= 3.2.2放大整形电路为保证测量精度，在整形电路的输入端加一前置放大器。

对幅值较低的被测信号经放大后再送入整形器整形。

如图3.2.2为放大整形电路原理图。

此电路采用晶体管3DG100与74LS00等组成，其中3DG100为放大器，可对周期信号进行放大再传入整形器中对信号进行整形。

3.2.3逻辑控制电路逻辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系。

本设计采用74LS123组成逻辑控制电路，先启动脉冲置成1，其余触发器置成0，然后时基电路传入脉冲，控制电路开始工作。

被测信号通过闸门进入计数电路，于是计数器译码器同时工作，从而记下所测信号频率值。

当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。

直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。

脉冲信号可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的、触发脉冲从1A端输时间常数决定。

由74LS123的功能得出，当111=R=BD入时，在触发脉冲的负跳变作用下，输出端Q1可获得一负脉冲，其波形关系正好满足图3.1.b所示的波形Ⅳ和Ⅴ的要求，手动复位开关S按下时，计数器清零。

逻辑控制电路如图3.2.3所示：3 逻辑控制电路图3.2.3.2.4计数器为了提高计数速度，可采用同步计数器。

其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。

当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。

由于频率计的测量范围10～9999Hz，因此采用十进制计数器74LS90，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。

被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。

数字频率计测周期基本原理如图3.2.4所示图3.2.4 数字频率计测周期基本原理图当被测信号的频率较低时，采用直接测频方法由量程误差一起的测量误差太大，为了提高测低频时的准确度，应先测周期X T ，然后计算Xx T f 1=。

被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如ms T X 10=，则闸门打开的时间也为10ms ，在此期间内，周期为S T 的标准脉冲通过闸门进入计数器计数。

若s T X μ1=。

则计数器记得的脉冲数SX T T N ==10000个。

若以毫秒为单位，则显示器上的读数为10.000。

以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。

3.2.5锁存器锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。

锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。

锁存器可以采用一般的8位并行输入寄存器。

此电路采用74LS273锁存器，其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。

当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。

选用两个8位锁存器74LS273可以完成上计数功能。

当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。

所以在计数期间内，计数器的输出不会送到译码显示器。

图3.2.5 锁存器芯片3.3设计方案的图表3.3.1设计原理图根据系统框图，方案论证，设计数字频率计系统原理图如下图3.3.1所示。

在多谐振荡器中，电路从暂稳态过渡带另一个状态，其“触发”信号是由电路内部电容充（放）电提供的，因此无需外部触发脉冲。

暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容原件取值有关。

电路中RC电路充、放电过程对相应门输入电平的影响是分析电路的关键。

图中根据课题要求，电路采用555定时器组成的多谐振荡器，为获得较为稳定的时间基准信号，用来准确的控制主控门的开启时间。

被测信号首先通过放大整形电路进行整形，使其得到所需的整形信号，晶体振荡器的输出信号经整形和分频器逐级分频后，可获得各种事件基准。

计数器是最常用的时序电路之一，计数器的种类不胜枚举，按触发器动作分类，可分为同步计数器和异步计数器；按计数数值增减分类，可分为加计数器、减计数器和可逆计数器；按编码分类，又可分为二进制码计数器、BCD码技术区、循环码计数器。