22
实验三/作业
4.1 采用Quartus II软件的宏功能模块lpm_counter设计 一个模为60的加法计数器，进行编译和仿真，查看仿真结果。 4.3 先利用LPM_ROM设计8位×8位乘法器，进行编译和仿 真，查看仿真结果。 4.4 用数字锁相环实现分频，假定输入时钟频率为10MHz， 想要得到6MHz的时钟信号，试用altpll宏功能模块实现该电 路。
19
计数器74161设计举例
模10计数器
20
仿真结果
模10计数器仿真波形
21
实验二/作业
4-1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形 仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 4-2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分 （60分）和计秒（60秒）的简单数字钟电路。设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出 的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其 生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒， 计满12小时后系统清0重新开始计时。
24
23
实验报告要求
(4) 实验报告： a.简单叙述设计流程（可以用流程图）； b.给出各层次的原理图； c.给出各层次的综合报告； d.给出各层次的仿真波形图(包括功能仿真和时序仿真，注 意要把尽可能多的信息放在同一个仿真图里，并且在仿真 图上标注必要的信息，标注不规定标的地方和数量，每人 根据自己的理解标注，越多越好）。 e.给出时序仿真的延时、最大工作频率、建立时间和保持 时间的情况。
第4 章
基于宏功能模块的设计
1
第4章
基于宏功能模块的设计
乘法器模块
内容
计数器模块 锁相环模块 存储器模块 其他模块
2
4.1 乘法器模块
Megafunction库是Altera提供的参数化 模块库。从功能上看，可以把 Megafunction库中的元器件分为： 算术运算模块（arithmetic） 逻辑门模块（gates） 储存模块（storage） IO模块（I/O）
片对锁相环的支持程度不同，但是基本的参数设置大致
相同，下面便举例说明altpll的应用。
8（1）输入altplFra bibliotek宏功能模块选择芯片和设置参考时钟
9
锁相环控制信号设置
10
输入时钟设置
11
（2）编译和仿真
锁相环电路
功能仿真波形
12
4.6 存储器模块
ROM（Read Only Memory，只读存储器）是存储器的 一种，利用FPGA可以实现ROM的功能，但其不是真正意义 上的ROM，因为FPGA器件在掉电后，其内部的所有信息都 会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一 个乘法器的例子来说明它的使用方法，这个例子使用 lpm_rom构成一个4位×4位的无符号数乘法器，利用查表 方法完成乘法功能。
13
数据线、地址线宽度设置
14
控制端口设置
15
添加.mif文件
16
如下图所示就是基于ROM实现的4位×4位的无符号 数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif
17
仿真结果
18
4.7 其他模块
Maxplus2库主要由74系列数字集成电路组成，包括 时序电路宏模块和运算电路宏模块两大类，其中时序电 路宏模块包括触发器、锁存器、计数器、分频器、多路 复用器和移位寄存器，运算电路宏模块包括逻辑预算模 块、加法器、减法器、乘法器、绝对值运算器、数值比 较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细 的介绍。他们的调入方法和Megafunction库中的宏模 块是一样的，只是端口和参数无法设置。
3
4.3 计数器模块
计数器输出端口宽度和计数方向设置
4
计数器模和控制端口设置
5
更多控制端口设置
6
lpm_counter计数器功能仿真波形
模24方向可控计数器电路
7
4.5 锁相环模块
参数化锁相环宏模块altpll以输入时钟信号作为参考信
号实现锁相，从而输出若干个同步倍频或者分频的片内 时钟信号。与直接来自片外的时钟相比，片内时钟可以 减少时钟延迟，减小片外干扰，还可改善时钟的建立时 间和保持时间，是系统稳定工作的保证。不同系列的芯