北华大学计算机科学技术学院
2011-2012 学年第 2 学期
《计算机组成原理》课程期末考试试卷（1）
参考答案与评分标准
一、填空题（每空1分，共10分）
1、机器字长，存储容量，运算速度。
2、地址
3、程序查询
4、寄存器-寄存器寄存器-存储器存储器-存储器
5、取指
6、指令周期
二、选择题（每小题2分，共20分）
1、B
2、D
3、B
4、C
5、B
6、C
7、B
8、A
9、C 10、B
三、分析题（每小题5分，共20分）
1、1.程序查询方式和程序中断方式都要由程序实现外围设备的输入输出，它们有何不同？
答：程序查询方式是用户在程序中安排一段输入输出的程序，它由I/O指令、测试指令和转移指令等组成。
CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。
在输入输出的全部过程中，CPU停止自身的操作。
【2分】
程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。
即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。
而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
【3分】
2为什么要把存储系统分成若干个不同的层次？主要有哪些层次？
答：
为了扩大存储器容量和提高访存速度，将存储系统分为若干不同层次。
【3分】
有Cache-主存层次【1分】和主存-辅存层次【1分】
3、串行传输和并行传输有何区别？各应用于什么场合？
答：
串行传输是指数据在一条线路上按位一次传输，线路成本低，但速度慢，适合于远距离的数据传输【2分】。
并行传输是每个数据位都有一条独立的传输线，所有的数据位同时传输，其传输速度快、成本高，适合于近距离、高速传输的场合。
【3分】
4. 某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具有97 种操作。
操作码位数固定，且具有直接、间接、立即、相对、变址、基址六种寻址方式。
求（1）立即数的范围（十进制表示）；
（2）一次间址和多次间址的寻址范围；
答：
立即数的范围是-32～+31(有符号数)或0～63(无符号数) 【2分】
由于存储字长为16位，故一次间址的寻址范围为216 。
【1分】
若多次间址，寻址范围为215
【2分】 四、计算题（第1小题5分，第2小题5分，第3小题10分，共20分）
1、已知A=-0.0100，B=+0.1001，求A-B=?
答：
［A ］补=1.1100，【1分】［-B ］补=1.0111，【1分】
［A-B ］补=［A ］补+［-B ］补 = 1.1100+0.11001=1.0111=1.0011【2分】
所以A-B=-1.1101【1分】
2、设机器字长为16位，浮点表示是，阶码5位，阶符1位，尾数9位。
(1)最大浮点数为多少？（2）最小浮点数为多少？
答：
（1）最大浮点数=2+21*（1-2-9）【2分】（2）最小浮点数==-2+31*（1-2-9）【3分】
3、已知：两浮点数x = 0.1101×210，y = 0.1011×201 求：x + y
答：
x,y 在机器中以补码表示为
［x ］补 =00,10;00.1101 【1分】 ［y ］补 =00,01;00.1011【1分】
①对阶：［△j ］补=［j x ］补-［j y ］补=00,10+11.11=00,01【2分】
［y ］’
补=00,10;00.0101【2分】
②求和：［x+y ］补 =00,10;01.0010【2分】
③右规：［x+y ］补 =00,11;00.1001【1分】 所以x+y=0.1001*211 【1分】
五、应用题(第1、2题每题5分, 第3题6分、4题14分，共30分)
1、某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1，L2，L3，L4，现要求优先顺序改为L1，L3，L0，L4，L2，写出各中断源的屏蔽字。
答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：
2、设CPU内部的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。
写出加法指令
ADD X（X为主存地址）在执行阶段所需的全部微操作。
答：
Ad(IR)→MAR【1分】
1→R【1分】
M(MAR)→MDR【1分】
(ACC)+(MDR)→ACC【2分】
3、SRAM芯片有17位地址线和4位数据线。
用这种芯片为32为字长的处理器构成1M×32比
特的存储器，并采用内存条结构。
问：
（1）若每个内存条为256K×32比特，共需几个内存条？
（2）每个内存条共需多少片这样的芯片？
（3）所构成的存储器需用多少这样的芯片？
答：
（1）1M=1024K,共需要内存条1024／256=4条【2分】
（2）该芯片为217×4比特=128K×4比特，故每个内存条需芯片（256／128）×（32／4）=16片【2分】
（3）构成该存储器共需芯片4×16=64片【2分】
4、设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W
作读写命令信号（高电平为读，低电平为写）。
现有下列存储芯片：
ROM（2K×8位； 4K×4位； 8K×8位；）
RAM（1K×4位； 2K×8位； 4K×8位；）及74138译码器和其它门电路（自选）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。
要求：
（1）主存地址空间分配：0000H—0FFFH地址范围为系统程序区；。