湘潭大学基于锁相环的频率合成器课程设计报告学院：姓名：学号：班级：指导教师：日期：2014年11月12 日同组人：朱翊目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、调试步骤 (7)七、实验小结 (8)八、电路板制作 (8)九、心得体会 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
四、设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。
图中Rf 使F1工作于线性放大区。
晶体的等效电感，C1、C2构成谐振回路。
C1、C2可利用器件的分布电容不另接。
F1、F2、F3使用CD4049。
（二）、N分频的设计方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。
4017构成二、三，┅九等分频器，将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。
方案二：单片CD4522频率合成器构成1-9kHz变化。
CD4522是可预置数的二一十进制1/N减计数器。
其引脚见附录。
其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1Cr(10) =1时，计数器清零。
单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。
4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。
工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。
这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。
很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。
用改图电路代替上图中4017部分，组成1－9KHz频率合成器方案三：用三片4522组成1——999HHZ频率合成器如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。
图3 1——999HHZ频率合成器方案比较：虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比较复杂，但是可以达到1-999KHz的频率变化，所以选择方案三。
（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样就可把1MHz的晶振信号变成1KHz的标准信号。
如下图所示：通过前面的分析可以得到总体的设计电路图如下：五、锁相环参数设计本设计中，M固定，N可变。
基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。
锁相环锁存范围：fmax=1M~1.1MHzfmin=100~1KHz则fmax/fmin=1K~11K使用相位比较器PC21）若R2≠∞，则由fmax/fmin=1K-11K由右图大概确定R2/R1的值约为（1-10）K选定R1=10KΩ,可得R2=（100-500）KΩ。
选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出C1=2*10-4uF2）若R2=∞，由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v，可得C1=1.5*10-4~2*10-4uF又2fc=fmax+fmin=(1000.1~1001)kHz,2fl=fmax-fmin=(999~999.9)kHz,T1=R3*C2 最终算出R3*C2=2π*fl/(2πfc)2 =0.318uF令R3=10KΩ，则C2≈31.8pF六、调试步骤测试4046本身的振动频率七、实验小结在做实验过程中碰到一下几个问题：1、开始时，输出一直没有信号首先我先检查了振荡源，M分频，N分频及锁相环模块，先确定是那个模块出了问题。
检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。
2、振荡源起振后，输出仍然没有信号1）检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。
2）检查锁相环部分，断开4046的鉴相器输入端（3）脚和4522的连线，让4046的（3）、（4）脚短接，即不分频。
4046的（14）脚输入几KHz～几百KHz 的CMOS信号，4046的（4）脚输出信号能跟踪（14）脚输入信号，所以锁相部分也正常。
3）检查N分频，用函发源直接给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频部分，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。
3、当频率到700KHz以上时，发现频率偏差范围就比较大，为了使能够调节，我通过一个定值电阻和电位器来作为锁相环的R1和R2。
4、为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz？我想原因应该有多种可能，一种是可能锁相环的锁定范围不能达到900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定范围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。
八、电路板制作在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，然后画出实际的布线图。
在焊电路板之前，应该要做一些准备工作，把各个元器件和工具都准备好，焊接电路时连接各芯片引脚的线尽量靠近引脚，尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。
为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接，在布局和连线上要格外小心，如果稍微连错的就会影响输出结果，也不好改动，，所以在焊接时要非常的认真。
焊接结果如下图所示：示波器输出波形如下图所示：九、心得体会这也许是自己做过最顺利的一次课程设计，主要原因是在焊电路板之前有细心研究过排版问题，由于这次给的焊板区分模块少，连在一起的焊脚多，很容易就把本不该相连的线连在一起而出错，一出错就得不到结果，第一次调试时，没有得出结果，原因就是把连在4049上的C1和C2两个电容一不小心接到了第二排第一个4522芯片的引脚上，有了这次的教训，我以后每焊一个模块首先检查是否有线漏焊，然后检查连线是否连对，其次检查是否与别的焊脚连接到一起。
对照着原理图从4049模块、三个4522模块、锁相环模块依次焊接在焊板上，每焊一个模块仔细检查一遍，这样虽然进度不算快，但是每个点都是仔细完成的，因而只调试了一次便出了结果，每一个焊脚我也是非常小心的焊，所以没有出现虚焊等现象，芯片引脚的连线尽量靠近引脚，示波器出的方波也几乎接近理想图像。
这次的课程设计让我的基础理论知识、动手实践能力经历了一次检验，暴露了自己的许多不扎实的方面，又一次让自己知道需要变得更加细心，还有很多知识需要去学。
在两天的实验过程中，认识到自身许多的不足，也为自己这次的努力而高兴，同时非常感谢苏老师的指导。
附录：各芯片的管脚图（a）4017 （b）4522（c）4049 （d）451811。