２０１０年１２月第６期　现代导航　

锁相环频率合成器的发展及应用　

李党锋　

（中国电子科技集团公司第二十研究所，西安７１００６８）　

摘要：锁相环频率合成器在现代电子通信系统中有着广泛的应用。本文主要介绍了锁相环　

频率合成器的发展历程，各阶段的工作原理，并描述了一个锁相环频率合成器的应用实例。　关键词：锁相环；频率合成器；小数分频　

中图分类号：ＴＮ７４　文献标识码：Ａ　

Ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ｔｈｅ　ＰＬＬ　Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｚｅｒ　

ＬＩＤａｎｇｆｅｎｇ　

Ａｂｓｔｒａｃｔ：ＰＬＬ　Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｚｅｒ　ｈａｓ　ｔｈｅ　ｂｒｏａｄ　ａｐｐｌｉｃａｔｉｏｎｓ　ｉｎ　ｍｏｄｅｍ　ｅｌｅｃｔｒｏｎｉｃ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　ｓｙｓｔｅｍｓ，ｉｔｓ　ｐｒｏｍｏｔｉｏｎ　ａｎｄ　ｐｒｉｎｃｉｐｌｅｓ　ｉｎ　ｄｉｆｆｅｒｅｎｔ　ｄｅｖｅｌｏｐｍｅｎｔ　ｐｅｒｉｏｄｓ　ｗａｓ　ｉｎｔｒｏｄｕｃｅｄ　ｉｎ　ｔｈｉｓ　ｄｉｓｓｅｒｔａｔｉｏｎ．Ｏｎｅ　ｓｐｅｃｉｆｉｃ　ｃａｓｅ　ｏｆ　ｔｈｅ　ＰＬＬ　

Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｚｅｒ　ａｐｐｌｉｃａｔｉｏｎ　ｗａｓ　ｄｅｍｏｎｓｔｒａｔｅｄ　ａｌｓｏ．　Ｋｅｙ　ｗｏｒｄｓ：ＰＬＬ；Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｚｅｒ；Ｆｒａｃｔｉｏｎａｌ　Ｎ　

频率合成理论由２０世纪３０年代提出，至今已　

有８０年发展历史。所谓频率合成是指将一个高精　

度、高稳定度以及高频谱纯度的振荡信号（通常由　

石英晶体产生）作为基准频率，按需要对其进行加、　减、乘、除等基本运算，获得一个或几乎相同频谱　

纯度的频率信号。频率合成器已广泛用于通信、导　航、雷达、电子对抗、航空、航海、计算机、ＩＴ行　

业等各领域。在通信、导航和雷达等设备中，它既　

是发射机的激励信号源，又是接收机的本地振荡　器。随着通信、导航和雷达等技术的发展，对频率　

源的频率稳定度、频谱纯度、频率范围和分辨率提　

出越来越高的要求，频率合成器成为决定电子系统　性能指标的关键设备，被喻为现代通信电子系统的　

“心脏”。　

频率合成器一般分为直接模拟式频率合成器　

（ＤＡＳ）、间接锁相环（ＰＬＬ）频率合成器和直接数字　式频率合成器（ＤＤＳ）三种基本类型。锁相环（ＰＬＬ）　

频率合成器具有频率稳定性高，相位噪声低、体积　

小、功耗低，电路结构简单，易于集成等优点，因　此，本文重点讨论的是锁相环（ＰＬＬ）频率合成器。　

收稿日期：２０１０．１１－２９。　１锁相环频率合成器的发展　

锁相环频率合成器经历了全模拟锁相环频率　合成器、混合信号锁相环频率合成器、电荷泵锁相　

环频率合成器、Ｆ　ＮＰＬＬ小数分频锁相环频率合成　器、∑一△小数分频锁相环频率合成器等几个发展阶　

段。　

１．１全模拟锁相环频率合成器　

第一块锁相环频率合成器是在１９６５年左右出　

现的，这种锁相环是一个全模拟锁相环。鉴相器是　

一个四象限正交模拟乘法器，环路滤波器是无源或　有源ＲＣ滤波器，压控振荡器产生锁相环的输出信　

号，这种全模拟锁相环又称为线性锁相环。原理框　

图如图１。　

１．２混合信号锁相环频率合成器　

随着集成电路的进一步发展，锁相环渐渐地采　

用了更多的数字电路，第一块混合信号锁相环是在　１９７０年左右出现的，在这种混合信号锁相环中鉴相　

器是用数字电路来实现的，其中典型的鉴相器是异　现代导航　

或门、ＪＫ触发器构成的鉴相器和鉴频鉴相器，环路　原理框图如图２。　滤波器和压控振荡器等其余部分仍然是模拟电路。　

Ｎ分频器　

图ｌ全模拟锁相环频率合成器原理框图　

Ｎ分频器　

图２混合信号锁相环频率合成器原理框图　

Ｎ分频器　

图３电荷泵锁相环频率合成器原理框图　

１－３电荷泵锁相环频率合成器　

电荷泵锁相环是对混合信号锁相环的进一步　

发展。电荷泵锁相环采用时序逻辑三态鉴频鉴相　

器，时序逻辑三态鉴频鉴相器具有频率获取能力、　

扩展的跟踪范围和低成本等非常明显的优点。在电　荷泵琐相环中，鉴频鉴相器与电荷泵相结合使得采　

用无源环路滤波器的电荷泵锁相环理论上能产生　

无限的自流增益和无穷大的频率牵引范围，并且获　得零静态相位误差。　现今大多数整数分频频率合成器都是电荷泵　

锁相环结构，其原理如图３所示，包括晶体振荡器　

产生的参考频率源、鉴频鉴相器、电荷泵、环路滤　

波器、压控振荡器、分频器。鉴频鉴相器比较两个　

信号的相位与频率差，并且产生控制信号给电荷　泵，电荷泵相应地给环路滤波器充放电，环路滤波　

器滤除相位误差信号中的高频成分，并且产生一个　

相应的电压值来控制可变电容值，进而改变压控振　

荡器（ｖｃｏ）的频率，压控振荡器的输出频率正比于　环路滤波器上的控制电压，最终使参考时钟与分频　年　０　．．　

加　第６期　李党锋：锁相环频率合成器的发展及应用　・３９・　

器输出信号同频同相，从而压控振荡器输出信号频　

率为参考时钟信号频率的Ⅳ倍。　

１．４　Ｆ．ＮＰＬＬ小数分频锁相环频率合成器　

对于整数－Ⅳ频率合成器来讲，输出频率为参考　

时钟的整数信Ⅳ，频率精度等于参考频率。通常为　

了保证环路的稳定性，要求环路的带宽必须远远小　

于参考频率（１／１０—１／２０），因此，如果要获得比较　高的频率精度，就必须降低参考频率，这样，环路　

带宽很小，大大增加了环路的建立时间。同时，参　考毛￣Ｕ（Ｒｅｆｅｒｅｎｃｅ　Ｓｐｕｒ）和谐波（Ｈａｒｍｏｎｉｃｓ）也会出现　

在较低的偏移频率处。另外，由于参考频率很小，　

分频倍数就会很大，来自参考频率、鉴频鉴相器和　

环路滤波器的噪声将会变得非常大，因为这些噪声　传输到输出端的时候都会乘以分频倍数Ⅳ。　

为了解决在整数分频频率合成器中存在的频　率精度与环路带宽这对关键矛盾，人们开始研究小　

数分频频率合成器，进一步优化电荷泵锁相环频率　

参　合成器，采用分数分频频率合成器代替整数分频频　

率合成器。在小数分频频率合成器中，频率精度的　

取值小于参考信号频率，通常可以取到参考信号频　

率的十分之一，这样就可以使输入参考信号频率远　远大于频率精度，因此电荷泵锁相环的环路带宽可　

以大大地增加，从而电荷泵锁相环的建立时间变得　更短。　

随着数字技术以及混合电路的发展，Ｆ－ＮＰＬＬ　

小数分频锁相环频率合成器已经变得非常经济和　

简单化，一般采用吞脉冲原理，运用双模预置分频　器来完成可变分频。主要包括鉴频鉴相器、环路滤　

波器（低通特性的）、压控振荡器、小数分频以及　脉吞控制单元，原理框图如图４。　

图４　Ｆ－ＮＰＬＬ小数分频锁相环频率合成器原理框图　

其工作过程为，先把双模分频器按除Ⅳ＋１方式　工作，这样它在每次计数时就比固定的除Ⅳ电路多　

记忆一个脉冲，在后面接一个“吞脉冲”计数器来记　

录被“吞食”的脉冲数。当“吞脉冲”计数器计到预置　

状态，通过控制逻辑电路的作用，输出一个低电平　给双模分频器，迫使此分频器从除Ⅳ＋１改为除Ⅳ　

分频，而当所有可变分频器完成一个周期工作以　后，控制逻辑电路给出一个高电平到双模分频器，　

迫使分频器再回到除Ⅳ＋１的工作状态，这样既可提　

高计数速度，又能作为可变分频。　

如果在ｋ个周期内对ＶＣＯ的输出频率ｆｖｃｏ进　行Ⅳ分频，在ｍ个周期内对ＶＣＯ的输出频率ｆｖｃｏ　

进行Ⅳ＋１分频，并不断在这两种模式间循环，那么，　

环路锁定后，对于每（　）个参考脉冲，都会有　［　ｒ＋　（Ⅳ＋１）］个ＶＣＯ脉冲相对应，输出频率，　和　输入基准频率向就满足以下关系式：　

于是：　／　．ｏ／　ｌⅣ＋　（Ⅳ＋１）］＝　／（ｋ＋　）　（１）　

（Ⅳ＋　岛　（２）　

其中，Ⅳ为整数部分，ｍｌ（ｋ＋ｍ）为小数部分。这样就　

得到了具有非整数值的频率分割，从而实现了在不　

改变基准频率的条件下得到较小的频率分辨率。　

１．５∑一Ａ小数分频锁相环频率合成器　

Ｆ．ＮＰＬＬ小数分频锁相环频率合成器中分频器　输出频率与参考信号频率在稳态时并不相等，产生　

随时间变化的相位误差，经过环路滤波后产生的控　・４０・　现代导航　２０１０年　

制电压波动对压控振荡器调频，于是在频率合成器　

输出信号的频谱中形成分数杂散。为了抑制这种现　象，一种最有效的方法就是在环路中引入∑一△调制　

技术来进行噪声整形。∑．△调制技术的工作原理　

为：在对信号进行过取样后，噪声功率谱幅度降低，　

并通过一个对输入呈低通、对量化噪声呈高通的噪　

声整形器，将量化噪声功率的绝大部分移到信号频　带之外，从而可通过滤波有效地抑制噪声。　

∑一△小数分频频率合成器是由一个双模分频　器和一个∑一△调制器构成，其中∑一△调制器的输入　

端接Ｋ位二进制数据，这　位二进制数据是用来进　

行信道选择，∑　△调制器的输出用于控制双模分频　器的分频比。采用∑．△调制技术的Ⅳ分数频率合成　

器如图５所示。　

图５∑一△小数分频锁相环频率合成器原理框图　

采用∑一△调制技术的Ⅳ分数分频频率合成器，　所需的分数分频比类似于Ｄ／Ａ变换器的模拟输出，　

而用于控制分频器的数值类似Ｄ／Ａ变换器的数字　输入，因此，同样适用噪声整形原理，从而获得更　

好的带内噪声特性。∑一△调制技术运用到小数分频　频率合成器中既解决了严重的相位噪声，又解决了　

频率分辨率和转换时间的矛盾。采用∑一△调制技术　的小数频率合成器是频率合成技术的发展方向，具　

有重大的应用前景。　

２锁相环频率合成器的应用实例　

锁相环频率合成器有着良好的频率稳定度、低　相位噪声、较高的分辨率，并且体积小、功耗低，　

电路结构简单，在通信、导航和雷达等设备中，锁　

相环频率合成器在发射机中用作激励信号源，在接　收机中作为本地振荡器。锁相环频率合成器，特别　

是有小数分频功能的频率合成器，有着广泛的应用　

领域。　

基于∑．△调制的小数分频技术近几年已趋于　集成化、芯片化、实用化。本文以采用基于∑　△调　

制技术的集成锁相环芯片ＡＤＦ４３５０来举一个设计　

实例。ＡＤＦ４３５０的主要特性如下：输出频率范围为　１３５ＭＨｚ到４．４ＧＨｚ；鉴相频率最高到３２ＭＨｚ；小　数频率合成和整数频率合成；芯片内部集成了数字　鉴频鉴相器，低相位噪声ＶＣＯ，电荷泵和可编程参　

考分频器，最主要的是集成了一个基于∑一△调制的　

小数分频器，通过预置寄存器ＩＮＴ，ＦＲＡＣ和ＭＯＤ，　

可以得到小数分频比　Ｔ＋ＦＲＡＣ／ＭＯＤ，各控制　寄存器可以通过３线串行Ｉ／０口写入控制字。　

利用单片集成电路ＡＤＦ４３５０再配上外围环路　滤波器和参考晶体振荡器，用单片机通过３线串行　

Ｉ／０口写入控制字就可以构成完整的频率合成器。使　

现代电子通信设备在生产及调试中实现了电路简　

单、调试方便和性能可靠等优点。　下面是一个ＡＤＦ４３５０频率合成的一个例子：　

ＲＦｏ　＝【，Ⅳ　＋（ＦＲＡＣ／ＭＯＤ）］ｘｆｅＦＤ　（３）　

式中：　是射频输出频率，　Ⅳ７１是整数分频因　子，ＦＲＡＣ是小数分频因子，ＭＯＤ是分数模。　

／　。＝ＲＥＦＩＮ×［（１＋Ｄ）／（尺×（１＋　））］　

式中：ＲＥＦＩＮ是输入参考频率，Ｄ是ＲＥＦＩＮ倍频因　

子，　是２位参考分频因子（除０或１），尺是ｌ０位　

参考分频因子ｆｌ到１０２３）。　

例如在ＧＰＳ系统中，要求１５７５．

４２ＭＨｚ的ＲＦ