隔离技术的研究与应用系电子信息工程系（宋体三号）专业姓名班级学号_______________指导教师职称指导教师职称设计时间2012.9.15－2013.1.4摘要随着半导体集成电路技术的不断发展，要求在有限的晶圆表面做尽可能多的器件，晶圆表面的面积变得越来越紧张，器件之间的空间也越来越小，因此对器件的隔离工艺要求越来越高。

本课程设计主要介绍了半导体制造工艺中隔离技术的作用和发展，简单描述了结隔离、介电质隔离、局部氧化隔离工艺和浅沟槽隔离等常用隔离技术。

由于集成电路的发展，其他的隔离技术已不适应现在的半导体工艺，本文以浅槽隔离技术工艺为重点详细介绍了隔离技术在半导体中的应用浅沟道隔离是目前大规模集成电路制造中用于器件隔离的主要方法。

关键词：结隔离，介电质隔离，局部氧化隔离工艺，STI目录摘要 (2)目录 (3)第1章绪论 (4)1.1集成电路工艺技术概述 (4)1.2隔离技术简介 (4)第2章隔离技术的原理 (6)2.1隔离技术的原理 (6)2.2隔离技术的新发展 (6)第3章隔离技术的工艺及发展 (7)3.1结隔离 (7)3.2介电质隔离 (8)3.3局部氧化隔离（LOCOS）工艺 (9)3.4浅沟槽隔离（STI）工艺简介 (11)第4章浅沟槽隔离技术 (14)4.1浅沟槽隔离技术(ST工)在半导体器件中的作用 (14)4.2浅沟槽隔离刻蚀步骤 (15)4.2.1隔离氧化层成长 (15)4.2.2氮化物淀积 (15)4.2.3光刻掩膜 (15)4.2.4浅沟槽刻蚀 (16)4.3隔离技术的关键工艺 (16)4.3.1氧化和氮化硅生长 (16)4.3.2沟壑(Trench)光刻与刻蚀 (16)4.3.3二氧化硅CMP (17)总结与展望 (19)参考文献 (20)致谢 (21)第1章绪论1.1集成电路工艺技术概述当今的人类社会已经进入了信息时代，信息技术的发展可谓是日新月异，以一日千里这样一个不可思议的速度向前飞速发展着，这样一个飞速发展的基石，是集成电路芯片的制造。

在我们的日常工作生活中，像DVD、数字照相机、数字摄像机等家庭数码电器、个人通信设备、个人电脑以及互联网的高速发展和普及，己经成为现代人类生活中必不可少的部分，而这一切都离不开一个核心---芯片，集成电路的出现是造成多媒体时代兴起的主要原因。

让我们回顾一下整个集成电路的诞生过程，在二十世纪初，量子力学的诞生为半导体技术提供了理论基础。

1945 年，BELL 实验室成立了由肖克莱、巴丁和布莱顿三人组成的固体物理研究小组，并于1949 年由肖克莱提出了结型晶体管理论。

1950年，结型晶体管制造成功。

1959 年，金属-氧化物-半导体结构(MOS)诞生，人们以之为原型于1962年制成场效应管(MOSFET)。

此后半导体器件类型越来越多，如单结晶体管，双结晶体管等。

上述种种器件及其工艺的迅猛发展，促进了集成电路(IC)的诞生。

1959 年，科尔申请了专利，首度提出集成电路的思想。

此后，集成电路工艺便成为了主流，并于1968 年左右进入大规模集成电路(LSI)时代、此后，随着集成度的不断提高，从大规模集成电路(LSI)到超大规模集成电路(VLSI)时代，直至当今的甚大规模电路(ULSI)，集成电路工艺已进入深亚微米阶段。

近年来，随着半导体产业的迅速发展，半导体晶片不断地朝小体积!高电路密集度、快速、低功耗方向发展，集成电路现已进入ULS 亚微米级的技术阶段。

同时硅晶片直径逐渐增大，2007 年以后，直径300mm 硅片成为主流产品。

元件内刻线宽度也由0.18um缩减至0.13um、65nm 及45nm 工艺也逐渐进入量产，金属层数由5~6 层向更多层数的目标迈进，器件的尺寸也越来越小，因此对硅晶片表面平整度的要求也随着集成电路技术的飞速发展变得越来越高。

1.2隔离技术简介现代的CMOS芯片通常在一块普通的硅衬底材料上集成数以百万计的有源器件(即NMOS晶体管和PMOS晶体管)，然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的相互影响的。

因此在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。

最初的隔离技术采用了局部氧化(Loeal oxidationor silicon，Loeos)工艺，它具有制作简单的特点，在3-0.35um的工艺中被广泛采用。

然而由于这种工艺在隔离区会形成鸟嘴，减少了有源区的有效长度，这就大大降低了器件的集成密度。

因此随着器件向深亚微米发展，这种工艺渐渐不能满足各种性能技术上的要求，这就出现了浅沟槽隔离(STI)技术。

浅沟槽隔离(STI)方法实际上就是在硅衬底上位于不同有源器件之间的区域上刻蚀SiO材料。

这样的器件隔离工艺可以完全消除局部氧出沟槽，然后再在这些沟槽中填入2化(LOCOS)隔离工艺所特有的氧化层边缘的鸟嚎形状，由此可以形成更小的器件隔离区。

目前浅沟槽隔离主要采用高浓度等离子体(High Density PlasmHDP)来淀积SiO薄2膜。

由于HDP具有良好的填充能力，更好的淀积薄膜特性及更高的产量，所以长久以来，它一直作为首选工艺。

第2章隔离技术的原理第2章隔离技术的原理集成电路按照摩尔定律己经发展了近40年，时至今日进入到深亚微米直至纳米时代。

集成电路发展的40年也是不断发展用新技术解决随着器件不断缩小所带来的各种各样问题的40年。

当其特征线宽缩小到0.25微米以下乃至进入纳米阶段后，传统的本征氧化隔离技术已不能适应器件电气特性及小尺寸的要求，成为影响器件性能的制约因素。

2.1隔离技术的原理所谓的“隔离”是指利用介质材料或反向PN结等技术隔离集成电路的有源区器件，从而达到消除寄生晶体管，降低工作电容和抑制Latch_up的目的。

传统的本征氧化隔离技术(Locos)是利用光刻刻蚀技术在硅基板上的氮化硅上开出氧化窗口，利用氮化硅的掩膜作用在大约1000e的高温下对没有氮化硅覆盖的场区进行氧化。

氧化后氧化层表面将高出硅基板表面，高度大约是氧化膜厚度的55%，形成一定程度的不平坦表面，给后续工艺带来不利影响。

再者，氧化生长时，横向的氧化生长将向器件的有源区延伸，形成所谓的“鸟嘴”现象，“鸟嘴”的出现，不但占据了一定的有源区面积，而且在极小尺寸下，使得漏电流问题越来越突出，极大地影响到器件的性能。

集成电路器件的特征尺寸进入深亚微米时代后，由于微细化和性能方面的影响，一些传统的器件结构将不再适用.传统的本征氧化隔离技术由于漏电流、平化、高温再分布等方面的原因，将被浅沟隔离技术所取代.硅集成电路进入深亚微米时代后，尺寸越来越小，浅沟槽隔离(STI)技术的作用显的更加重要，硅集成电路的设计和制造已无法离开浅沟槽隔离(STI)技术。

同时，STI隔离技术及工艺方法有了很大的发展。

2.2隔离技术的新发展由于传统的本征氧化隔离技术(LOCOS)的以上问题，已不能适应器件进入到0.25微米特征尺寸后的要求。

浅沟槽隔离技术STI(Shallow Trench Isolation)的出现正是适应了这种要求。

在第4章本文将重点介绍STI工艺。

第3章隔离技术的工艺及发展在集成电路中包含电阻器、电容器、二极管、晶体管、熔断器、导体等所有电路元器件。

这些元器件都是以设计好的工艺流程按一定的次序形成的。

一般来说，工艺流程的设计都是围绕着晶体管进行的。

电路的类型由晶体管的类型所决定。

在半导体发展的前30 年，一般采用双极型的晶体管和双极型的电路。

双极型的晶体管有较快的运行速度（切换时间），还能控制漏电流。

双极型晶体管的这些性质恰好适用于逻辑电路、放大电路和转换电路（这些都是半导体工业最早的产品）。

这些电路可以满足不断发展的计算机计算功能的需求。

随后MOS晶体管产生。

MOS元件的一个优点是在运行过程中耗能较少。

首先，MOS 晶体管在电路中是“关”的状态，不消耗能量，不像双极型晶体管那样在电路中一直要保持“开”的状态，从而会产生热。

其次，MOS 晶体管作为控制电压的器件，在运行的过程中，需要的能量比较低。

MOS 晶体管可以实现快速，经济的固态存储器的功能，但是早期的金属栅型MOS 晶体管有较大的漏电流，而且其参数也不易控制。

尽管如此，MOS 晶体管本身的优点仍然促进了MOS 存储器电路的发展。

其优点就是尺寸小，在一定的空间内可以做更多的器件，而且切换速度相对较快。

由于MOS 元器件优点是密度比较大，所以相邻元件之间的绝缘隔离区域就比较小。

不同的绝缘隔离设计便应用而生。

3.1结隔离如果两个晶体管或者其他的两个器件互相毗邻，它们会因为短路而不工作。

为了把不同的元器件隔离开来，外延层（EPI）双极型结构诞生了。

从P型晶片开始的，在P型晶片上进行N型扩散。

在N型扩散之后，在晶片的表面沉积上一层N型的外延层，这样一来，就把N型扩散的区域。

埋伏。

在外延层下面。

众所周知，N型区域叫做。

buriedlayer。

或是晶体管的。

埋层。

它的作用就是：当电流从基极出来流向晶片表面集电极时，给集电极电流提供一个低电阻的通道。

外延层沉积之后，将其氧化并且在埋层的两边各开一个孔。

同时要进行P型掺杂步骤，并使其达到P型晶片的表面。

这个掺杂步骤将外延层孤立成一个“N型小岛”，因为它的每边（P型掺杂区）和底部（P型晶片）都被P型掺杂所包围。

每个。

孤岛。

上所形成的元器件就被相互隔离开了（如图2-1）。

因为连在电路中的PN结处于反向模式状态，所以每个元器件是相互绝缘的。

也就是说没有电路流过PN 结。

这种设计叫做。

结隔离（junction isolation）。

或者。

掺杂结隔离（doped junction isolation）。

图 2-1 显示外延层和隔离的双极电路的截面3.2介电质隔离在高辐射的环境中，掺杂的结会产生电子或者空穴，从而会破坏结的功能。

这不仅会使元器件失效，而且这种辐射还会淹没对掺杂区的保护。

因此产生了介电质隔离。

图3-2 介电质隔离这种工艺开始是把晶片的表面刻蚀成（pocket）或者沟槽（如图3-2）。

刻蚀之后：“pocket”的边缘被氧化，而且在“pocket”里面填入多晶硅。

下一步就是把晶片翻转过来，将晶片打磨一直到露出氧化层为止。

经过这些步骤之后，晶片的表面就变成被氧化物绝缘层“pocket”隔开的原始的单晶硅。

电路元器件就做在单晶硅的“pocket”中，每一个“pocket”都被三边的二氧化硅层所包围。

在正常的条件或者在有辐射的环境中，二氧化硅的介电的性质都可以保护漏电流。

3.3局部氧化隔离（LOCOS）工艺结隔离占用了宝贵的晶片表面面积，而介电质隔离也消耗了晶片的面积而且还需要增添额外的工艺步骤。

另一种方法是局部氧化隔离工艺（如图3-3）。