数制及码制：
整数部分：
十进制转n 进制：除n 取余，倒序写出
n 进制转十进制：位值乘以n 的位减1次方，累加
小数部分：
十进制转n 进制：乘n
取整。

最后不一定能乘到整数，视情况而定。

n 进制转十进制：权值累加即可。

例如二进制小数实际就是：
加起来就是十进制小数值。

二进制数转换成八进制数(或十六进制数)时，其整数部分和小数部分可以同时进行转换。

其方法是：以二进制数的小数点为起点，分别向左、向右，每三位(或四位)分一组。

对于小数部分，最低位一组不足三位(或四位)时， 必须在有效位右边补0，使其足位。

然后，把每一组二进制数转换成八进制(或十六进制)数，并保持原排序。

对于整数部分，最高位一组不足位时，可在有效位的左边补0，
也可不补。

二--十进制码BCD 码
2017年5月23日15:58
二--十进制码BCD码
余三码是8421码加0011（3）得到的。

是无权码
可靠性编码即能减少错误，有格雷码和奇偶校验码。

格雷码无权，特征是相邻数的格雷码只有一位不同。

模2和实际上就是异或。

奇偶校验码实际上就是加一位，使1的个数和为奇数或偶数在传递数据，用于检验1位错误。

线与：用OC门才能实现
OC门还能实现总线传输：
只要控制各个门电路的E端轮流等于1，并且任意时刻只有一个为1，则各门电路的输出信号就能轮流传到总线上而互不干扰。

逻辑函数的相等：
或者说真值表相同。

或者说真值表相同。

注意
最小项：与或形式。

全部最小项和为1
每个变量要么出现，要么出现反变量恰好一次。

下标计算：反0原1，二进制数。

mi
最大项：或与形式。

全部最大项和为0
每个变量要么出现，要么出现反变量恰好一次。

下标计算：反1原0，二进制数。

Mi
与或式代数化简：
对于或与式，可以用对偶律转化与或式。

卡诺图化简：
先化为标准与或式，2，4，8，16.。

相邻项可以花圈。

约束条件型：约束条件F=0，则把使F=1的取值画上X，可以圈进来。

组合逻辑电路的分析步骤：
1写逻辑函数
2画真值表
3找出逻辑功能
4画改进的电路图（如果表达式化简后能用更少的门实现，或
设计步骤：
1分析要求，设出输入输出变量，列真值表。

2由真值表写逻辑表达式（与或式）（检查竞争冒险！）
3化简
4画图；
竞争冒险现象：
以上两种，当A 值改变时会产生不同步变化，产生错误。

判断：
当在给定条件下出现竞争冒险时，只需与一个0或者或一个1，即可消除。

卡诺图两个合并圈若相切，则会
~
引入选通脉冲，加滤波电容也可以消除
~
2017年5月23日20:21
译码器：类似于二进制转十进制的电路，n输入，2^n输出。

即G都为1时电路才能工作。

按表达式连线即可。

但要注意芯片输出是低电平有效。

要转成非的形式。

如下图
编码器即译码器反过来，十进制转二进制
74147：优先编码的十进制转8421码
74153是双4选一数据选择器。

触发器有两个稳定状态Q=1或0，信号消失后保持不变四种触发器：
1 RS
触发器：
简单触发器没有时钟信号。

时钟触发器，CP 信号即时钟信号，CP 为0时触发器保持状态。

2017年5月24日15:11
D触发器：
JK触发器：
Q（n+1）=
T触发器:
JK触发器中J=K=T时。

同步触发器：CP=1时触发，缺点：空翻，
边沿触发器：CP下降沿触发，利用电流内部速度差解决空翻。

SR 触发器转JK ：
电路输出Y 只与电路现态Q 有关称之为摩尔型时序电路。

n 位2进制计数器：计数器内部用二进制数表示，每2^n 个脉冲输出一个进位脉冲的计数器。

x 位计数器，x 不等于2：那么时逢x 进1
的计数器。

具体说，先根据实际问题描述确立状态及之间的转换，画出状态图，然后需要简化一下状态图。

然后根据状态数确定触发器个数，n 个触发器可表示2^n 个状态。

然后给状态分配二进制代码，代码各位即各触发器状态，比如110，即Q2=1，Q1=1，Q0=0时对应的状态。

然后就可以给出各触发器和输出Y 的卡诺图，化简得到各方程，然后画电路，检查自启动。

Oh yes ！2017年5月24日15:11
若要求设计异步时序电路，则一般时在Q中选择其他的时钟信号，只需画出波形图，看看哪个能用即可。

加计数器即满了进1，减计数器为到0后借位进1
异步集成计数器7490：
由上图可知，俩R都是1时是在置0.
由上图可知，7490是由一个模2计数器和一个模5计数器级联的，连起来模10用两个7490芯片，用俩5421组成64进制计数器示意图如下：
同步集成计数器74161，可预置四位二进制计数器，由异步清零功能。

反馈复位法举例：（74161中Qd是最高位！！！！！）
由上可知，若想用74161做x进制计数器，则让QdQcQbQa=x时使Cr=0即可。

反馈预置法
又74161真值表可知，P=T=1时才能计数，所以74161的级连如下图：
（因为一个74161是四位计数器，3个是12位，故位2的12次方）
四位双向通用移位寄存器74194：
所谓“分频”，就是把输入信号的频率变成成倍数地低于输入频率的输出信号。

把输入的信号作为计数脉冲，由于计数器的输出端口是按一定规律输出脉冲的，所以对不同的端口输出的信号脉冲，就可以看作是对输入信号的”分频“。

至于分频频率是怎样的，由选用的计数器所决定。

如果是十进制的计数器那就是十分频，如果是二进制的计数器那就是二分频
利用74194芯片可以制作分频器。

只需把某些Q接到Dr上即可
举例：
举例：
上图中，Qd每7个CP会经历一个周期0001111，故Qd的输出就是f/7分频信号了。

一般就是把俩Q与非起来接到Dr上，若分频数过大时可能需要俩194芯片串联再接：
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成
寄存器是由具有存储功能的触发器组合起来构成的。

一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器只能并行送入数据，需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广
顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。

作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状
器）和译码器组成。

作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。

2017年5月25日12:11
应用举例：
ROM矩阵和PLA矩阵功能很相似，区别时前者不可编程，后者可以。