计算机组成原理试卷（A卷）
班级姓名学号
一、选择题（每题2分，共18分）
1、下列关于冯•诺依曼型计算机的描述，不正确的是__C____。

A）计算机硬件系统由运算器、存储器、控制器、输入设备、输出设备五大部件组成
B）指令和数据在存储器中都是二进制码存储
C）指令存储器和数据存储器独立分设在不同的存储器
D）存储程序并按地址顺序执行是CPU自动工作的关键
2、若机器数为补码，某寄存器中的内容为BF(十六进制)，则该寄存器存储的数据真值是__B____(用十进制表示)。

1011 1111 1100 0001 A）65 B）-65 C）64 D）-64
3、下列关于存储器的描述，不正确的是__C____。

A）SRAM和DRAM都是易失性存储器
B）ROM存储器内容是预置的，固定的，无法改写
C）多模块交叉存储器主要是解决主存空间不够大的问题(时间)
D）cache存储器是为了解决CPU和主存之间在速度上不匹配的问题4、下列关于RISC的描述中，不正确的是___C___。

A）指令条数比CISC少
B）指令长度固定，指令格式种类少，寻址方式种类少
C）在程序中出现频率占80%的指令占指令总数的20%
D）只有取数/存数指令访问存储器
5、设机器数字长为16位，一个容量为32MB的存储器，CPU按半字长寻址，其寻址范围是___C____。

32÷（16÷8）*2
A）223 B）224 C）225 D）226
6、在程序的执行过程中，cache与主存的地址映射是由__D____。

A）程序员调度的
B）操作系统管理的
C）由程序员和操作系统共同协调完成的
D）硬件自动完成的
7、下列关于指令的描述，不正确的是___A____。

A）指令周期是指CPU执行某条指令的时间（取指+执指）
B）一个指令周期常常包含若干个CPU周期
C）一个CPU周期包含若干时钟周期
D）一条机器指令对应一个微程序，微程序是由若干条微指令序列组成
8、在多总线结构中，用于连接高速I/O设备模块的总线是___C____。

A）CPU总线 B）系统总线
C）PCI总线 D）ISA总线
9、下列关于磁盘存储器的描述，不正确的是___D____。

A）数据的写入和读出是合用一个磁头，称为读写磁头
B）磁盘控制器是主机和磁盘驱动器之间的接口
C）磁盘的道密度指沿磁盘半径方向单位长度上的磁道数
D）磁盘记录面外圈的扇区比内圈的扇区要长，因此每个扇区记录的
信息也要多（扇区信息一样多）
二、填空题（共30分）
1、摩尔定律指的是___芯片单位面积上晶体管的数目___每18个月翻一番。

（2分）
2、SRAM存储器的存储元是____触发器_____，DRAM存储器的存储元是___MOS晶体管和电容器___。

（2分）
3、指令的寻址方式有___顺序___寻址方式和___跳跃___寻址方式两种。

（2分）
4、假设某机器有120条指令，平均每条指令由5条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度位32bit，则控制存储器的容量最少是__15392bit__。

（2分）
5、流水线技术利用的是__时间____并行性，超标量技术利用的是___空间___并行性。

（2分）
6、总线的定时方式中，__异步定时_适用于快速和慢速功能模块都连接到同一总线的情况，__同步定时_适用于总线长度较短、各功能模块速度比较接近的情况。

（2分）
7、总线仲裁方式有___分布式仲裁__和集中式仲裁。

集中式仲裁又分为三种，分别是___链式查询方式_，__计数器定时查询方式_，和___独立请求方式__。

（4分）
8、Infiniband是一个高性能的__I/O__标准，是一种基于__开关__的体系结构。

(2分)
9、PCI采用的是___同步___时序协议和___集中式___仲裁策略，其基本传输机制是___猝发式传送___。

（3分）
10、采用串行接口进行字符传送，假设波特率为3600波特，字符传
送速率为400字符/秒，则每个字符包含___9___bit。

（2分）
11、读写操作时，磁盘是恒_角速_旋转，光盘是恒_线速_旋转。

（2分）
12、某磁盘存储器有20个可用盘面，每个盘面有200个磁道，每个磁道均记录18000B信息，最小磁道直径是240mm，最大磁道直径是340mm，是则该磁盘存储器的道密度为 200÷（340-240）÷2_4道/mm_，柱面数为___200_，磁盘总容量为__72000000B_18000*200*20_。

（3分）
13、某磁盘存储器转速为6000RPM，平均找道时间为12ms，数据传输率为1KB/ms，则读出磁盘上连续存放的1MB数据需要的平均时间是__1041ms__。

（2分）12+（1024KB÷1）+1/6000*0.5
三、简答题（每题3分，共12分）
1、简述浮点数加法的运算过程。

（3分）
1）对阶，小阶对大阶
2）尾数相加
3）尾数规格化
2、什么是程序的局部性原理？（3分）
程序总是趋向于使用最近使用过的数据和指令，包括程序的时间局部性和程序的空间局部性。

1）程序的时间局部性：指程序即将用到的信息可能就是目前正在使用的信息。

2）程序的空间局部性：指程序即将用到的信息可能与目前正在使用的信息在空间上相邻或者临近。

3、写出CPU中的六类寄存器。

（3分）
指令寄存器（IR），程序计数器(PC)，地址寄存器(AR)，数据缓冲寄存器(DR)，通用寄存器，状态字寄存器(PSW)
4、在多总线结构中有三种总线（HOST总线、PCI总线和LEGACY总线）和三种桥（北桥、南桥和PCI/LEGACY桥），请说出这三种桥分别连接的是哪些总线？（3分）
北桥连接HOST总线和PCI总线，南桥连接PCI总线和PCI总线，PCI/LEGACY桥连接PCI总线和LEGACY总线。

四、设有浮点数x=23×(+11/16)，y＝24×(-13/16)，阶码用4位（含一位符号位）补码表示，尾数用5位（含一位符号位）补码表示，求真值x/y=？要求（1）写出x，y的浮点数表示，（2）用补码加减交替法完成尾数除法运算。

（7分，注：网络专业的学生不做）
（1）9/16=0.1011，故x的浮点数表示为001101011
-13/16=1.1101，故y的浮点数表示为010010011
（2）现依然用x和y表示其尾数，则x=0.1011，y=-0.1101，用补码加减交替法进行x/y的尾数运算如下：
五、有一个2048K×16位的存储器，由若干片256K×8位的DRAM芯片构成。

问：（8分）
（1）需要多少片DRAM芯片？（1分）
（2）该存储器需要多少字节地址位？（2分）
（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

（5分）
（1）需要DRAM芯片数=2048K×16位/(256K×8位)=16
（2）该存储器容量为2048K×16位=4096KB，4096K=222，故需要22个字节地址位
（3）存储器与CPU连接的结构图
六、某cache的行数为4，采用全相联的地址映射，LRU替换算法；假设初始时cache为空，现主存中的块访问序列为（3，5，7，3，8，20，7，11）。

（8分）
（1）用示意图画出该访问序列中各块写入和换出cache的过程。

（2）对该块访问序列而言，cache命中率是多少？
（1）访问块写入和换出cache的过程示意图
c a c h e 块
3 5 7 3 8 20 7 11 0
123
命中
命中
替换
替换
（2）命中次数为2，故命中率=2/8=25%
七、设某机的指令格式、有关寄存器和主存内容如下，X 为寻址方式，D 为形式地址，请在下表中填入有效地址E 及操作数的值。

（7分）
1002006001100
请填写表中有效地址和操作数：指令格式
答案如下：
1002006001100
请填写表中有效地址和操作数：指令格式
八、下图所示为单总线CPU 内部框图，其中R0～R3为通用寄存器，ALU 具有加、减运算功能。

完成下列问题：（10分） 1）说明图中IR,PC,AR,DR,Y,Z 寄存器的作用。

2）画出加法指令SUB R1,(R2)的指令周期流程图，其中“(Ri)”表示寄存器间接寻址，指令左边的操作数为目的操作数。

答案如下：
1）IR 为指令寄存器，PC 为程序计数器，AR 为内存地址暂存器，DR 为内存数据暂存器，Y 用于暂存ALU 的一个操作数，Z 用于暂存ALU 的运算结果。

2）SUB R1,(R2)的指令周期流程图如下：。