一、微电子技术发展历史
肖克利( William Shockley) 1910—1989
巴丁(JohnBardeen) 1908—1991
布拉坦(Walter Brattain) 1902—1987
一、微电子技术发展历史
一、微电子技术发展历史



1949 1952 1952 1954 1957 1957
工艺流程--前工序




⑾刻引线孔/三次光刻（刻出基区、发射区的电极引 线接触窗口。）→ ⑿蒸铝（真空蒸高纯Al）→ ⒀铝反刻/四次光刻（刻蚀掉电极引线以外的铝层， 用三次光刻的反版）→ ⒁合金（550-580℃，形成Al-Si欧姆接触。）→
工艺流程--前工序


⒂初测（测β 、BV，不合格作记号。）→ ⒃划片（用金刚刀，激光）→ ⒄烧结（用银浆将管芯固定在管壳底座上，使集电极 与底座金属板及集电极管脚相连，并形成欧姆接触。） → ⒅键合（用金丝/硅铝丝将发射极、基极与底座上相应 的管脚相连接。）→
微电子工艺基础
西安电子科技大学微电子学院 戴显英 2005.5
绪论
一、微电子技术发展历史
一些关键的半导体、微电子技术（工艺）
1918年 柴可拉斯基晶体生长技术--CZ法/直拉法， Czochralski, Si单晶生长
一、微电子技术发展历史


1925年 布里吉曼晶体生长技术，Bridgman， GaAs及化合物半导体晶体生长 1947年 第一只晶体管（点接触式）， Bardeen、Brattain及Shockley，三人 同获1956年诺贝尔物理奖
一、微电子技术发展历史



1969 MOCVD（金属有机化学气相淀积），Manasevit 及Simpson，GaAs外延 1971 干法刻蚀，Irving，CF4-O2，各向异性好 1971 分子束外延（MBE），极薄薄膜（原子级）、精 确控制 1971 微处理器（Intel4004,3mmX4mm，含2300 个MOS管，8μ m工艺），Hoff，
工艺流程

⒆初测→ ⒇划片→ （21）烧结→ （22）键合→ （23）中测→ （24）封帽→ （25）工艺筛选→ （26）总测→ （27）打印、包装、入库。
工艺流程--后工序 Nhomakorabea

⒆中测（检查划片、压片、烧结、键合工序的质量 → ⒇封帽（管壳的材料、形状及质量对性能影响极 大）→ （21）工艺筛选（高温老化、功率老化、高低温循 环实验）→ （22）总测（全面测试、等级分类）→（23）打印 包装、入库。
辅助工序：

超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术


VDS CL t pd I DS
C L WLC ox
其中 VDS、IDS、CL均缩小了倍，所以tpd也缩小 了 倍。标志集成电路性能的功耗延迟积 PWtpd 则缩小了3倍。
参数 器件尺寸L, W, tox等 电源电压 掺杂浓度 阈值电压 电流 负载电容 电场强度 门延迟时间 功耗 功耗密度 功耗延迟积 栅电容 面积 集成密度
’70
’74
’78
’82
’86
’90
’94
’98
’2002
Moore定律 性能价格比
在过去的20年中，改进 了1,000,000倍 在今后的20年中，还将 改进1,000,000倍 很可能还将持续 40年
等比例缩小 (Scaling-down)定律
等比例缩小(Scaling-down)定律
工艺流程




⑾基区光刻（刻出基区及各扩散电阻的窗口）→ ⑿基区扩散（预淀积硼；硼再分布/氧化，氧化：发 射区磷扩散的掩蔽膜，0.5-0.6μ m；）→ ⒀发射区光刻（刻出发射区、集电区窗口）→ ⒁发射区扩散（磷预淀积；再分布/三次氧化）→ ⒂刻引线孔（刻出电极引线欧姆接触窗口）→ ⒃蒸铝（真空蒸高纯Al）→ ⒄铝反刻（刻蚀掉电极引线以外的铝层）→
一、微电子技术发展历史
世界上第一个集成电路
一、微电子技术发展历史





1959 第一个单片集成电路, Noyce （2000年 诺贝尔物理奖）,6个器件的触发器 1960 平面化工艺，SiO2层（光刻）→窗口（扩散） →pn结 1960 第一个MOSFET(金属-氧化物-半导体场效应晶体 管)，Kahang及Atalla, 1963 CMOS(互补型金属-氧化物-半导体场效应晶体 管)，Wanlass及萨支唐，逻辑电路 1967 DRAM(动态随机存储器)，Dennard 1969 多晶硅自对准栅极，Kerwin，有效降低寄生效应
微电子器件的特征尺寸继续缩小 第二个关键技术：互连技术
铜互连已在0.25/0.18um技术代中使用； 但是在0.13um以后，铜互连与低介电常 数绝缘材料共同使用时的可靠性问题还 有待研究开发
互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）
工艺流程




⑺隔离光刻（刻隔离墙扩散窗口）→ ⑻隔离扩散（形成P+型隔离墙：P+扩散要穿透外延层 与P-Si衬底连通，将N型外延层分割成若 干独立得“岛”；两步扩散）→ ⒅合金（形成Al-Si欧姆接触） ⑼背面蒸金（真空蒸高纯金）→ ⑽基区氧化（基区扩散掩蔽膜：0.5-0.8μ m；金扩散： 提高开关速度，消除从P型扩散区到衬底 的P-N-P晶体管效应）→
目前0.25m和0.18 m已开始进入大生产 0.15 m和0.13 m大生产技术也已经完成开 发，具备大生产的条件
当然仍有许多开发与研究工作要做，例如IP模块 的开发，为EDA服务的器件模型模拟开发以及基 于上述加工工艺的产品开发等
在0.13-0.07um阶段，最关键的加工工艺—光 刻技术还是一个大问题，尚未解决
CE(恒场)律 1/ 1/ 1/ 1/ 1/ 1 1/ 1/2 1 1/3 1/2 2
CV(恒压)律 1/ 1 2 1 1/ 1/2 3 1/ 1/2 2
QCE(准恒场)律 1/ / / 2 / 1/ 1/ 3 /2 3 2 /3 1/2 2
PN结隔离双极型集成电路制造 工艺
工艺流程




⑴衬底制备（ρ =8-13Ω · cm，P型,（111）晶面，300 400μ m）→ ⑵埋层氧化（埋层扩散的掩蔽膜，1-1.5μ m；埋层作用 降低集电极串联电阻）→ ⑶埋层光刻（刻埋层扩散区窗口）→ ⑷埋层扩散（N+,R□≤20Ω /□）→ ⑸外延（N型Si，ρ =0.3-0.5Ω · cm，8-10μ m）→ ⑹隔离氧化（隔离扩散的掩蔽膜，0.6-1μ m）→
二、微电子技术发展的规律与 趋势
Moore定律
1965年Intel公司的创始人之一 Gordon E. Moore预言集成电路产 业的发展规律
集成电路的集成度每三年 增长四倍， 特征尺寸每三年缩小 2 倍
芯片上的体管数目 微处理器性能 Moore定律： 每三年翻两番
1.E+9 1.E+8 1.E+7 1.E+6 1.E +5 1.E+4 1.E+3
pn结,Shockley Ⅲ-Ⅴ族化合物半导体,Welker 扩散,Pfann，高温深结 第一个硅晶体管，Teal,贝尔实验室 光刻胶,Andrus，光刻成本占35% 氧化物掩蔽层，Frosch和Derrick,可阻止大部 分杂质的扩散
一、微电子技术发展历史



1957 CVD（化学气相淀积）外延晶体生长技术—薄膜 ， Sheftal、Kokorish及Krasilov, 改善器件 性能、制造新颖器件 1957 异质结双极晶体管（HBT）,Kroemer（2000年诺 贝尔物理奖） 1958 离子注入,Shockley，低温浅结、精确控制掺杂 数目 1958 第一个（混合）集成电路,Kilby（2000年 诺贝尔物理奖）,由Ge单晶制作--1个BJT、3个电 阻、1个 电容
SOI技术：缺点
SOI材料价格高 衬底浮置 表层硅膜质量及其界面质量
三、器件与集成电路制造工艺 简介

硅外延平面晶体管制造工艺 3DK3 —NPN型开关管
工艺流程--前工序




⑴衬底制备（ρ =10-3Ω · cm，N+,400μ m）→ ⑵外延（N, ρ =0.3-0.5Ω · cm，1-10μ m）→ ⑶基区氧化/一次氧化（光刻掩蔽膜/钝化表面， 500-600nm）→ ⑷基区光刻（刻出基区扩散窗口）→ ⑸硼预淀积（扩散足够的B杂质，N型）→ ⑹减薄蒸金（减到200-250μ m；减薄：避免背面B扩 散到内部/利于划片；蒸金：金扩散杂质源，）→
微电子技术的 三个发展方向
微电子技术的三个发展方向
21世纪硅微电子技术的三个主要发展方向
特征尺寸继续等比例缩小 集成电路(IC)将发展成为系统芯片(SOC) 微电子技术与其它领域相结合将产生新的产业 和新的学科，例如MEMS、DNA芯片等
微电子器件的特征尺寸继续缩小 第一个关键技术层次：微细加工
微电子器件的特征尺寸继续缩小 第三个关键技术
新型器件结构 新型材料体系
高K介质 金属栅电极 低K介质 SOI材料
SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术
SOI技术：优点
完全实现了介质隔离, 彻底消除了体 硅CMOS集成电路中的寄生闩锁效应 速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于 低压器件
一、微电子技术发展历史