5.4.1. 计算电容值
非线性导致计算复杂 — 假设所有的电容一起集总成一个单 个的电容CL，位于Vout和GND之间
P141- Fig 5.13 Vin理想电压源驱动，连至输出节点的电容CL
栅漏电容Cgd12
扩散电容Cdb1和Cdb2 连线电容Cw 扇出的栅电容Cg3 和Cg4
© Digital Integrated Circuits2nd
本征电容：由扩散电容和覆盖电容组成
外部负载电容：由导线和所连接的门组成
Inverter
© Digital Integrated Circuits2nd
CMOS Inverters
VDD
PMOS 9l/2l
5+5+9=19 λ (PD) 5×9 λ2=45λ2（AD）
0.25 mm =2l Out Metal1 In
Inverter
• 栅漏电容Cgd12 在输出过渡的前半部，M1和M2不是断开就是处在饱和模式，
Cgd12只包括M1和M2的覆盖电容，沟道电容不起作用(处于栅-体
或栅-源之间)。 集总电容模型要求用接地电容来代替浮空的栅漏电容，通过
密勒效应实现：一个在其两端经历大小相同但相位相反的电压
摆幅的电容可以用一个两倍于该电容值的接地电容代替。 P141- Fig 5.14 Cgd=2Cgd0W
© Digital Integrated Circuits2nd
Inverter
• 扩散电容Cdb1和Cdb2
漏和体之间的电容来自反向偏置的pn结。这样的电容是高 度非线性的，并且在很大程度上取决于所加的电压。
可用一个线性电容来代替非线性电容，使这个线性电容在
所关注的电压范围内的电荷变化与非线性电容相同。 Ceq = KeqCj0
CGSOn CGDOn Wn LnCox CGSOp CGDOp Wp LpCox
忽略了栅漏电容上的密勒效应（对精度影响较小）。
2. 近似认为所连接门的沟道电容在我们所关注的时间内保持不 变。（工作状态差异：Pic3.31）忽略电容的这一变化会使估 计值产生大约10％的误差，但对一阶分析是可以接受的。 例5.4
（零偏结电容）
0m Keq 0 Vhigh 1m 0 Vhigh 1m Vhigh Vlow 1 m


结电容用一个线性电容来代替，电压和电流波形会有微小
误差，但该简化对逻辑延时没有明显的影响。例5.3 P20-Pic1.19
• 连线电容 由连线引起的电容取决于连线的长度和宽度，并且与扇出
=31.7ps tpLH
Vout
VDD=2.5V Reqn=13kΩ (W/L)n=1.5
V
out
(V)
=39.9ps
0.5
1 t (sec)
1.5
2 x 10
2.5
-10
13k t pHL 0.69 6.1 fF 36 ps 1 . 5 31k t pLH 0.69 6.0 fF 29 ps 4 . 5 36 29 tp 32.5 ps 2
0.66
1.5 0.76 2.28 0.12 6.16
0 fF
3.16 fF
本征电容=外部负载电容 Cgd1+Cgd2+Cdb1+Cdb2=Cg3+Cg4+Cw
© Digital Integrated Circuits2nd Inverter
值 fF（L→H） 0.23 0.61
3 fF
0.61
2.89 fF
Cdb1
Cdb2 Cg3 Cg4 Cw CL
KeqnADnCj+KeqswnPDnCjsw
KeqpADpCj+KeqswpPDpCjsw CGDOnWn+CGSOnWn+COXWnLn CGDOpWp+CGSOpWp+COXWpLp 提取参数
42 λ2
Polysilicon
NMOS 3l/2l
GND
4×4 λ2 19 λ2(AD) + 3×1 λ2 5+4+4+1+1=15 λ(PD)
© Digital Integrated Circuits2nd
Inverter
电容 Cgd1 Cgd2
表达式 2CGDOnWn 2CGDOpWp
值 fF（H→L） 0.23
t pHL ln(2) ReqnCL 0.69ReqnCL
由低至高的传播延时
t pLH ln(2) ReqpCL 0.69ReqpCL
这一分析假设等效的负载电容对于由高至低及由低至高的翻转 近似相同
反相器总传播延时 tp = 0.69 CL (Reqn+Reqp)/2
© Digital Integrated Circuits2nd
离开驱动门的距离和扇出门的数目有关。
© Digital Integrated Circuits2nd Inverter
• 扇出的栅电容Cg3和Cg4 Cfan-out=Cgate(NMOS)+Cgate(PMOS) 在两方面进行简化： 1. 它假设栅电容的所有部分都连在 Vout 和 GND(VDD) 之间，并
5.4.2 传播延时：一阶分析
CMOS 反相器延时分析: Approach 1
VDD
对电容充放电电流积分
C L (v ) tp dv CL和i是V的非线性函数 i (v ) v1
Vout
v2
Iav
CL
t pHL= C
Vswing /2 Iav
Vin = V DD © Digital Integrated Circuits2nd Inverter
CMOS 反相器延时分析: Approach 2
VDD
例3.8 MOS管平均导通电阻Req
Vout CL Req
一阶线性RC电路
tpHL = f(R eq.CL) = 0.69 R
Vin = VDD
eq
CL
Inverter
© Digital Integrated Circuits2nd
延时
由一个电压阶跃激励时，电路的传播延时正比于这个电路的下 拉电阻和负载电容形成的时间常数
相同的上升/下降延时可通过 使（Reqn=Reqp）实现
Inverter
EXP5.5: 0.25 um 反相器 的传播延时
3 2.5 2 1.5 1 0.5 0 -0.5 0
?
tpHL
CGD of Inverter
CLHL=6.1fF
CLLH=6.0fF Reqp=31kΩ (W/L)p=4.5
Vin