《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘V' ，错误的打‘X'（每小题1分，共10 分） 为了表
示104个信息，需7位二进制编码[V ] BCD 码能表示0至15之间的任意整数 余3码是有权码[X ] 2421码是无权码[X ] 二值数字逻辑中变量只能取值 计算机主机与鼠标是并行通信 计算机主机与键盘是串行通信 占空比等于脉冲宽度除于周期 1、 2、 3、 4、 5、
6、 7、 8 9、 0和1 , [X ] [V ] [V ] 且表示数的大小[X ] 上升时间和下降时间越长，器件速度越慢 10、卡诺图可用来化简任意个变量的逻辑表达式 二、写出图中电路的逻辑函数表达式。
（每小题 5分，
共10分）
1、F=A © B
2、F= AB +CD
B
三、选择题：（多选题，多选或少选不得分，每小题 2分，共20 分）
*Uc< f
UR
i-u.
3、满足如图所示电路的输出函数F 的表达式为土卫_。
(A) F = ABCD (B) F = AB • CD (E)F= A BCD
4 . 己知F = ABC + CD,可以肯定使F = 0的情况是』
5 ■ 逻辑函数AB +BCD +AC+ B C 可化簡为扎B,G D 一
(A) AB + AC + B C (B) AB + C (A + B) (C) AB +CAB (D) AB + C (E) 1
K 在图示电路中，能实现逻辑功能百的电路是」
TTL 电
路
(5
(U)
如图CMM 电路中，能实现非功能的是,
2・ (A)
（吕
）
(D)
(E)
□ - i - o
(C)F= A + B + C + D (D)F= A + B • C + D
(A) A= 0, BC= 1 ；
(B) B = 1 , C = 1 ；
(C) AB = 1 , CD = 0;
(D) BC=1, D= 1 B
A C D D Q F
6.图示电路均为CMOS 电路，能实现输岀逻辑功能的有
8.如图所示由路方稈式正确的为_扎B,GE (A)C=
Q ；
9、
图示电路中，当各融发器的状态
为C 时.再输入一个CP 脉冲，触发器的 状态为
Q I Q2= 0 0 O
(A) QiQ 严 I 1 (B) QiQ 严 1 0
(C) Q©=0 1
Kel
(D)(?r = Q ：
1J Q
1J Q
>
FF I
rc > FF ,
1K 5
A
1K Q
€ 1-
oC
悬空
(A) (B)
(D)
7、下图均为TTL 电路，_A
?5U
电路能实现AB + CD 的逻辑关系?
R L
(A)
iMo
CP o
1J
Q
Qi
1J Q
> FF.
r< > FF ：
1K
Q □
—
1K Q
A
□ -oA
c D
巳
—o
—o
巳
A B <Qz
Q
1、L= A + B
2、L= AB
如ffl 所示□触发器CP^A.
B 波形己知，假设融发器的初态Q = O,则 在CP 脉冲作用下，Q 端的被形为亠。
CP ------ > CPc （A ）—一」
C B )— (C)—I CD) 四、填空题（每空1分.共20分） 1、 一个触发器可表示 1位二进制码.三个触发器串接起来.可表示 2、 欲表示十进制的十个数码.需要
4个触发器。
3、 寄存器中.与触发器相配合的控制电路通常由 门电路 （选择提示：门电路、触发器、 晶体二极管）构成。
4、 一个五位的二进制加法计数器.由 的状态为 01011 。
3 位二进制数。
00000状态开始，问经过75个输入脉冲后，此计数器 5、 四位移位寄存器可以寄存四位数码. 个时钟周期。
6、 _RS_触发器存在输入约束条件. 7、 负跳沿触发翻转的主从 JK 触发器的输入信号应该在 高电平时输入信号要求稳定不变。
8、正跳沿触发翻转的 D 触发器的输入信号在 CP _上升沿一前一瞬间加入。
9、 由与非门组成的基本 RS 触发器当输入R=0,S=0时.同向输出端Q = 1 .反向输岀端 若将这些数码全部从串行输出端输出, 需经过 3 主从JK 触发器会出现一次翻转现象。
CP 为低电平时加入.在CP 为_ Q = __1__，当_R 、S 同时由0变1_时.输出不定状态。
10、 T 触发器是由_JK_触发器的数据输入端短接而成。
11、 触发器的脉冲工作特性是指对 时钟脉冲 和 输入信号的时间关系 的要求。
12、 下图电路是」_位二进制计数器，也是_Z_位四进制计数器，若作分 频器甩 并假设计数鯛中的频率/. = 256kHz,则= 15 kHz. 1 J ◎
>
F F 1 1 K
►1-
F F .w 五、用CMOS 电路实现下面的逻辑函数.画出其内部电路图 要
求清晰整洁。
（共10分.每小题5分）
O
F F
J
1
一 O
（用场效应管作为基本单元）.
Ch
VCC
2 VCC
L J
E L It" 六、设计一个由三人投票 投赞成票约定为1,投票通过约定为1,只限用与非门电路，要求写出设计过程（ 解： 1、依题意可得下面的真值表，L=1代表投票通过；
（只能投赞成和反对票） 的表决电路，当多数人赞成时，投票通过。
10 分）
A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
、
由上面的真值表可得逻辑表达式为:
L=AB+BC+CA+ABC=AB+BC+CA 将其划简为与非表达式为： 3、 L= AB BC CA 4、
依上式画出逻辑电路图如下:
七
、
解:
设每个门的时延均为t 。
旬息门的•传输延迟时耐电路波形謝如卜一所示，叮见电路 存在竞争
冒险。
八、
根据上表画出3、3、2、
K 2、J i 、K i 的卡诺图如下:
咬斜01 11 10
咲詁0] H 10
©^0?^ 01 11 10 Qs 0
©?o?^ 01 n 10 Bo
ZI ----
P L
(a)
存在竟争冨险
Pl
P M
(b)
(3 )根据卡诺图得驱动方程如下:
山=Q2Q i n; K3=Q；Q n; J^QsQ；; 心七知 ; J^Qa Q； Qg；; J^Qa Q； Q3n Q；;。