《数字逻辑》期末考试 A 卷参考答案
、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）
1、为了表示104个信息，需7位二进制编码[V ]
2、BCD码能表示0至15之间的任意整数[X ]
3、余3码是有权码[X ]
4、2421码是无权码[X ]
5、二值数字逻辑中变量只能取值
6、计算机主机与鼠标是并行通信
7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ]
[X ]
[V ]
[V ]
9、上升时间和下降时间越长，器件速度越慢[V ]
10、卡诺图可用来化简任意个变量的逻辑表达式[X ]
、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）
1、F=A B
2、F= AB CD
2分，共20分）
1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °
TTL 电路
(A) F = ABCD
(B) F = AH ・ CD -
(C) F= A + B + C + D
(D) F = A + B • C + D (E) F= A BCD
4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°
(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.
(D) BC= 1 , D= 1
5、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)
(C) AB + CAB
A — O ?
=1
1 Q
A |— I
1 F •-
&
1 Q A
B L I
l —
(B)
悬0
----
空。
—
A — &
Bo —
Co- &
B
A
3 •满足如图所示电路的输岀函数F 的表达式为丄3
B 1 o — V
OF
(D) AB +C (E) 1
9.
图示电路中，当各触发器的状态
为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
(A) Q@= 1 1
(B) QiQ 严 1 0
7.下图均为丁丁J 电路，A 电路能实现AB 卜CD 的逻辑关系? f 5U
巳
A B C J 如图所示电路方程式正确的为 A
B
C D
(D)
(A) C= Q ； (B) J 严石； 51
(C) J 3 = Qf ; (D)Q^ = Q ；
G
：
1
1_ 1J Q
1J Q
―C
＞皿
r° > FF ?
1- 1K @ A
1K Q
A
oC
(C) QQ=0 1
1、 L= A B
2、L= AB
A 1
1
1 >—
I
I I ~
E 1 | 1
I I
f
I
I 1
CP 一—I | 1 | 1 |——
(A)1 ! (B )— 1 ! (C )—1 (D) i
四、填空题（每空1分，共20分）
1、 一个触发器可表示 _1=位二进制码，三个触
发器串接起来，可表示 _3_位二进制数。
2、
欲表示十进制的十个数码，需要 __4—个触发器。
3、 寄存器中，与触发器相配合的控制电路通常由 」门电路_ （选择提示：门电路、触发器、 晶
体二极管）构成。
4、 一个五位的二进制加法计数器， 由OOOOO 状态开始，问经过75个输入脉冲后，此计数器的 状态为__01011_。
5、 四位移位寄存器可以寄存四位数码， 若将这些数码全部从串行输出端输出， 需经过__3__
个时钟周期。
6、 _RS_触发器存在输入约束条件, 一主从JK_触发器会出现一次翻转现象。
7、 负跳沿触发翻转的主从 JK 触发器的输入信号应该在 CP 为_低电平_时加入，在 CP 为_ 高电平
_时输入信号要求稳定不变。
8、 正跳沿触发翻转的 D 触发器的输入信号在 CP 上升沿_前一瞬间加入。
9、 由与非门组成的基本 RS 触发器当输入 R=0,S=0时，同向输出端 Q = _1_,反向输出端
Q = __1_,当_R 、S 同时由0变1_时，输出不定状态。
10、 T 触发器是由_JK_触发器的数据输入端短接而成。
11、 触发器的脉冲工作特性是指对 _时钟脉冲_和_输入信号的时间关系_的要求。
12、 下图电路是亠-位二进制计数器，也是二_位四逬制计数器，若作分 频器甩 并假设计
数脉冲的频率f^6kHz,则 2 16 XH"
五、用CMOS 电路实现下面的逻辑函数，画出其内部电路图 （用场效应管作为基本单元 ），
要求清晰整洁。
（共10分，每小题5分）
10. 如图所示□融发器UP 及入
B 波形己知.假设触发器的初态Q = O.则 在UF 脉冲作用下，C?端的波形为丄―。
六、设计一个由三人投票 （只能投赞成和反对票） 的表决电路，当多数人赞成时, 投赞成票约定为 1投票通过约定为 1只限用与非门电路，要求写出设计过程（
解:
1依题意可得下面的真值表，L=1代表投票通过;
A
B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
L=AB+BC+CA+ABC=AB+BC+CA 3、将其划简为与非表达式为：
L= AB BC CA
投票通
过。
1,
vcc
2.
VCC
4、依上式画出逻辑电路图如下:
——
& _
A
0—
B
-&
□—
A
T
—
C
► --
七、解：
设每个门的时延均为 t 。
考虑门的传输延迟时间，电路波形图如下所示，可见电路 存在竞
争冒险。
八、
小
n _ n _ n Q
3 Q
2
Q i
n 1 _ n 1 _ n 1 Q
3
Q
2
Q
1
J 3 K 3 J 2
K 2
J 1 K 1
0 0 0 0 0 1 0 X 0 X 1 X 0 0 1 0 1 1 0 X 1 X X 0 0 1 0 1 1 0 1 X X 0 0 X 0 1 1
0 1 0 0 X X 0 X 1 1 0 0 0 0 0 X 1
0 X 0 X 1 0 1 1 0 0 X 0 0 X X 1 1
1 0
1 1 1 X 0 X 0 1 X 1 1 1
1 0 1
X 0
X
1
X
存在竞争冨险
(L)
(2)根据上表画出J3、K3、J2、K2、J1、K1的卡诺图如下:
(3 )根据卡诺图得驱动方程如下:
K3 Q； Q i n; J2 Q31Q? ; K2 Q3n Q；；
Q1 Q；Q1Q1；
J i J i Q3 Q；QzQ l；。