实验 13-4. VGA图象显示控制器设计
程序设计与硬件实验
KX
康芯科技
RTL电路图
VGA口与FPGA的I/O接口
模式5的电路结构
KX
康芯科技
接时钟clock0
引脚锁定
KX
接时钟clock0
康芯科技
文件下载
注意此示例存放的路径
康芯科技 FOR GW48-PK3 KX
模式5的电路结构
VGA口与FPGA的I/O接口
工作时钟，CLK接clock9，选择12MHz
键1控制VGA显示模式，选择PIO0 pin1
FOR GW48-PK3 引脚锁定
KX
康芯科技
选择模式5，键1控制VGA显示模式，选择PIO0 pin1
工作时钟，CLK接clock9，选择12MHz
文件下载
用此纽选择编程下载 接口ByteblasterMV 注意此示例存放的路径
模式5的电路结构
KX
选择模式5
康芯技
时钟clock0选择50MHz
插上VGA显示器插头
其余设置默认！
KX
康芯科技
VGA显示使能，向上插使能， 向下插禁止，如果显示不正常， 来回插此短路帽即可
VGA图象显示
KX
康芯科技