n=1
T
cos
(
2π
T
n
t
+
Φ
n
)
Cn
Φn
=2τ
T
sin( nπτ )
T
nπ τ
T
= − nπ (τ + tr )
T
sin( nπ tr )
T
nπ tr
T
3
PCB电磁兼容设计
谐波幅度
信号的频谱分析
C1
-20dB/dec
C2
C1 = 2τ / T C2 = 0.64 / T f C3 = 0.2 / T tr f2
24
PCB电磁兼容设计
布线设计原则
I/O信号应避开高速和高di/dt信号等干扰源。 连接器上应该安排足够的接地管脚。
滤波电容 电源线连接
隔离变压器/ 光耦隔离器
地线连接
信号滤波器 干净区域
时钟电路、 高速电路
桥
25
壕沟
PCB电磁兼容设计
布线设计原则
时钟线应避免换层
？
26
PCB电磁兼容设计
布线设计原则
21
PCB电磁兼容设计
布线设计原则
在模拟电路和射频电路设计中，以及没有电源地平面的双 面板中，常常用保护线来对关键信号进行保护，使其免受 其它信号的串扰。一般保护线连接地网络，并在线的两端 与地相接。频率很高时，保护线上用多个过孔接地，过孔 之间的距离应小于板上最高频率所对应波长（λ）的1/20。 对于有完整地平面的数字电路，一般不用保护线。
51.4µ 517µ 327µ 3.28m 5.29m 52.9m
1k 100k
429µ 7.14 632µ 8.91m 5.34m 53.9m m
42.6m 712m 54m 828m 71.6m 1.0
1M 426m 7.12 540m 8.28 714m 10
5M 2.13 35.5 2.7 41.3 3.57 50
不良布线举例
19
PCB电磁兼容设计
布线设计原则
高速信号线不要在分割区上跨越，不要 在无关的参考平面上方穿行。
20
PCB电磁兼容设计
布线设计原则
地线应该尽量宽，使其有足够的电流承 载能力和最小的电感
所有高频信号或敏感信号必须紧靠完整 的参考平面布线，以保证其有最小的信号 回路和连续的阻抗，从而减小信号的反射 和辐射，提高信号的稳定性。
1.07 10.6 53 106 530
7
PCB电磁兼容设计
共模干扰与差模干扰
PCB电磁兼容设计
共模干扰
E=KfLI
E -- 幅射电场强度(远场) f -- 电流频率 L– 线的长度 I – 共模电流大小
PCB电磁兼容设计
差模干扰
E = K f2 A I
E -- 幅射电场强度(远场) f -- 电流频率 A -- 回路面积 I -- 回路中电流大小
10M 4.26 71.2 5.4 82.8 7.14 100
50M 21.3 356 27 414 35.7 500
100M 42.6
54
71.4
150M 63.9
81
107
d= 0.04cm 10cm 1m
13.3m 133m
14m 144m
90.3m 783m 3.86 7.7 38.5 77 115
逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器 件的翻转时间越短，对应的逻辑脉冲所占的频谱越宽。
5
PCB电磁兼容设计
ΔI 噪声干扰
1
3
寄生电容
2
4
6
PCB电磁兼容设计
导线的阻抗
频率
Hz
10Hz
பைடு நூலகம்
d = 0.65cm d = 0.27cm d = 0.06cm 10cm 1m 10cm 1m 10cm 1m
电磁兼容技术讲座
PCB电磁兼容设计
马 双 武
PCB电磁兼容设计
基本内容
信号的频谱分析 干扰源分析
布线设计技术 叠层设计技术
地线设计技术 布局设计技术 信号完整性（SI）分析
2
PCB电磁兼容设计
V(t) 1
0.5
信号的频谱分析
τ = d + tr τ
d
tr
tr
t
∑ V (t) = τ
T
+
∞
Cn
22
PCB电磁兼容设计
布线设计原则
高频信号或敏感信号应避免太多的过孔
23
PCB电磁兼容设计
布线设计原则
差分对应平行等距等时延走线，保持对称，使 电路对共模干扰有良好的抑制。
高速信号的走线不允许出现锐角和直角。1GHz以 上的信号应该尽量使用圆弧 走线。
为了减少高频信号的辐射和干扰，高频信号尽量安 排在内层。当走线的长度大于信号频率所对应波长 （λ）的1/20时必须走内层。
H
12
PCB电磁兼容设计
一个重要的设计原则
布局、布线时应使所有信号回路 面积（特别是高频信号和敏感信 号回路面积）尽可能小。
PCB电磁兼容设计
信号回流
信号频率较高时 的回流分布
PCB电磁兼容设计
布线设计原则
3W 原则
对于时钟线、差分线对、复位线及其它高速强 辐射或敏感线路，当线宽为W时，其与相邻线 径的中心线距应大于3W。
Top Power Ground Bottom
PCB电磁兼容设计
叠层设计
六层板（性能一般）
r 任意相邻的信号层应尽可能采取
垂直正交的布线方向。
S1 Ground S2 S3 Ground S4
27
PCB电磁兼容设计
扁平电缆的使用
最好
较好但端接困难
较好
差
28
PCB电磁兼容设计
共模干扰的抑制
PCB
高频磁环 共模回路
PCB
29
PCB电磁兼容设计
叠层设计
四层板
Top Ground Power Bottom
PCB电磁兼容设计
电路的差模抗扰性
ZG
~V
H
ZL
ε=KfAH
ε – 电路上的干扰电压
f – 干扰电磁场频率 A -- 回路面积 H – 干扰磁场
11
PCB电磁兼容设计
串扰
当一根信号线上有高频电流流过时，在PCB板上 与之相邻的信号线上就会感应出干扰电压。
trace1 H
D
trace2 H
串扰
= K (tr , L) 1+ ( D )2
1/πτ
-40dB/dec
C3
1/πtr
频率（对数）
上升（或下降）时间越短，信号所含高频分量越丰富。
4
PCB电磁兼容设计
常见逻辑器件的上升时间
逻辑族 开关时间
CMOS 50nS
HCMOS 9nS
TTL 10nS
LSTTL 5nS
STTL 3nS
举例：
如 tr = 10nS，则频谱带宽为BW = 1/πtr = 32MHz
15
PCB电磁兼容设计
布线设计原则
有过孔存在时的3W 原则
过孔
W WW
W
3W
≥W
WW 3W
地层
16
PCB电磁兼容设计
布线设计原则
差分线对的3W 原则
差分线对
≥W W ≥ 2W
W W W ≥ 2W
W ≥W
此间距可根据差分线对的阻抗要求进行调整 17
PCB电磁兼容设计
布线设计原则
单面板
双面板
18
PCB电磁兼容设计