本试卷共页；考试时间分钟；任课教师；出卷时间2009年12月
学院专业年级班
学号姓名得分
一、填空题（每小题1分，共20分）
1.在由n台计算机构成的并行计算机中，其运行程序的加速比一般都小于n，其主要原因
是___ A__和__ B____。
程序中有不能并行的串行部分存在通信开销
2.在计算机系统当中，根据应用条件和硬件资源的不同，数据传输方式可以采用A___
传送、 B __传送和 C___传送三种方式。
并行串行分时
3.完成浮点加法或减法时，需要进行对阶、求和、规格化和舍入等步骤，在对阶时，使
A 阶向
B 阶看齐，使小阶的尾数向
C 移位，每
D 移一位，其
阶码加1，直到两数的阶码相等为止。
小大右右
4.在多级存储体系中,Cache存储器的主要功能是___A___，虚拟存储器的主要功能是
__B___。
匹配CPU和主存之间的速度匹配主存和辅存之间的速度
5.双端口存储器和多模块交叉存储器都属于 A___存储器结构。
但是前者采用 B___技
术，而后者采用 C___技术。
并行空间并行时间并行
6.相联存储器不是按地址而是按_ A__访问的存储器，其在cache中存放_ B__在虚拟存
储器中存放_ C__。
内容行地址表段表，页表，快表
7.常用的地址映象方法有 A 、 B 、组相联映象三种。
全相联直接相联
8.总线的通讯方式有 A 和同步两种。
异步
二、选择题（每小题2分，共20分）
1.计算机中使用总线结构便于增减外设，同时。
C
Ａ. 减少了信息传输量Ｂ. 提高了信息传输速度Ｃ. 减少了信息传输线的条数Ｄ. 三者均正确
2.总线结构的主要优点是便于实现系统的模块化，其缺点是。
C
Ａ. 传输的地址和控制信息不能同时出现
Ｂ. 传输的地址和数据信息不能同时出现
Ｃ. 不能同时具有两个总线主设备
Ｄ. 不能同时使用多于两个总线设备
3. 指令周期是。
D
Ａ. CPU从主存取出一条指令的时间
Ｂ. CPU执行一条指令的时间
Ｃ. 时钟周期时间
Ｄ. CPU从主存取出一条指令并执行这条指令的时间
4. 组合逻辑控制器和微程序控制器的主要区别在于：。
D
Ａ. ALU结构不同Ｂ. 数据通路不同
Ｃ. CPU寄存器组织不同Ｄ. 微操作信号发生器的构成方法不
同
5．在微程序控制器中，机器指令与微指令的关系是。
B
Ａ. 每条机器指令由一条微指令来执行
Ｂ. 每条机器指令由一段微程序来解释执行
Ｃ. 一段机器指令组成的程序可由一条微指令来执行
Ｄ. 一条微指令由若干条机器指令组成
6. 在指令格式中，采用扩展操作码设计方案的目的是。
C
A. 减少指令字长度
B. 增加指令字长度
C. 保持指令字长度不变而增加指令操作的数量
D. 保持指令字长度不变而增加寻址空间
7. 指令系统中采用不同寻址方式的目的主要是。
B
A. 实现存储程序的程序控制
B. 缩短指令长度，扩大寻址空间，提高编程灵活性
C. 可以直接访问外存
D. 提供扩展操作码的可能并降低指令译码难度
8. 微程序控制器中，“存储逻辑”是指将控制逻辑存储在中。
A
A. ROM
B. RAM
C. PLA
D. Cache
9. 某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。
下列哪个数的表示不是规格化浮点数。
B
A. 阶码：1111111 尾数：1.1000 (00)
B. 阶码：0011111 尾数：1.0111 (01)
C. 阶码：1000001 尾数：0.1111 (01)
D. 阶码：0111111 尾数：0.1000 (10)
10. 最早提出“存储程序”概念的是：。
B
A．Babbage B．V·Neumann C．Pascal
D．Bell
三、计算题（每小题10分，共20分）
（1）按步骤写出的10001101海明码（无步骤不得分）
K=8 r=4
位号 : 1 2 3 4 5 6 7 8 9 10 11 12
Pi占位 : p1 p2 b1 p3 b2 b3 b4 p4 b5 b6 b7 b8
p1: b1 b2 b4 b5 b7
p2: b1 b3 b4 b6 b7
p3: b2 b3 b4 b8
p4: b5 b6 b7 b8
p1=b1@b2@b4@b5@b7=0 @为异或
p1=b1@b3@b4@b6@b7=0
p1=b2@b3@b4@b8=1
p1=b4@b5@b6@b7@b8=1
所以海明码为: 001100011101
G1=p1 @b1@b2@b4@b5@b7=0
G2=p2 @b1@b3@b4@b6@b7=0
G3=p3 @b2@b3@b4@b8=0
G4=p4 @b4@b5@b6@b7@b8=0
所以
G1G2G3G4=0000
经过检验无错
（2）x= -0.1101，y=0.1011，用补码一位乘法求[x×y]补=？
解 [x]补=11.0011，[-x]补=00.1101 (用双符号表示)
[y]补=0.1011 (用单符号表示)
部分积乘数 ynyn+1 说明
+ ynyn+1=10，加[-x]补
右移一位得P1
ynyn+1=11，右移一位得 P2
+ ynyn+1=01，加[x]补
11.1011001 0.10 右移一位得P3
+ ynyn+1=10，加[-x]补
右移一位得P4
+ ynyn+1=01，加[x]补
最后一步不移位
即
四、综合题（每小题8分，共40分）
1、请画出三总线结构
2、某假想机主要部件如图1所示。
其中：
M——主存储器 MBR——主存数据寄存器
IR——指令寄存器， MAR——主存地址寄存器
PC一—程序计数器 R0- R3——通用寄存器
C，D——暂存器
要求根据此数据通路图，画出加法指令“ADD(R1)，(R2)+”的执行流程图。
该指令的含义是进行求和操作，源操作数地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间址方式(先取地址后加1)。
图1 数据通路图
3、某16位机器所使用的指令格式和寻址方式如下所示，该机有2个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器，指令汇编格式中的S(源)，D(目标)都是通用寄存器，m是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A）H，STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV是传送指令，STA为写数指令，LDA为读数指令。
15 10 9 8 7 4 3 0
OP —目标源 MOV S,D
15 10 9 8 7 4 3 0
OP 基址源变址 STA S,M
位移量
15 10 9 8 7 4 3 0
OP —目标 LDA S,M
20位地址
（1）第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字二地址指令，RS型，其中R由目标寄存器决定，S由20位地址（直接寻址）决定。
（2）处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。
第二种指令所花的时间最长，因为是RS型指令，需要访问存储器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。
第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。
4、据微程序控制器组成图简述工作过程
图3 微程序控制器组成原理框图
工作过程
1 取机器指令 CM --取指微指令-----微指令字段-译码器–微命令--主存 --
-机器指令
2 转微程序入口 IR ---操作码-微地址形成电路 ---微程序入口---------
首条微指令--
3 执行首条微指令: UIR ----微命令字段-译码器 -----微命令-操作部件
4取后续微指令 : 微地址字段
现行微地址----微地址形成电路----后续微地址-------
运行状态
CM ----后续微指令-
红色字体为箭头上的字
5、有一个16K×16位的存储器，由1K×4位的动态RAM芯片构成（芯片内是64×64结构），问：
（1）总共需要多少RAM芯片？
（2）存储体的组成框图。
（3）采用异步方式，如单元刷新间隔不超过2 ms，则刷新信号周期是多少？（4）如采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？
（1）芯片1K×4位，片内地址线10位（A9--A0 ），数据线4位。
芯片总数为：（16K×16）/（1K×4）=16×4＝64片
（2）存储器容量为16K，故地址线总数为14位（A13─A0），其中
A13A12A11A10通过 4：16译码器产生片选信号CS0─CS15 。
（3）刷新信号周期为：2ms/64=31.3us。
（4）若用集中式刷新，则刷新一遍用64个读/写周期。