实验六JK触发器的VHDL设计
设计JK触发器，其中prn（置1端）、clrn（清零端）均为高电平有效，当prn（置1端）、clrn（清零端）均为低电平时，cp上升沿来临输出q、q_not 根据J、K的值有不同的输出。

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity chufa_JK is
port
(
cp,j,k,prn,clrn:in std_logic; q,q_not: out std_logic
);
end chufa_JK;
architecture arch of chufa_JK is
signal qn:std_logic;
begin
process(cp,prn,clrn)
begin
if clrn='1'and prn='0' then
----------异步（强制）置0
qn<='0';
elsif prn='1'and clrn='0'then
---------异步（强制）置1
qn<='1';
elsif cp'event and cp='1' then ---------cp上升沿
qn<=(j and not qn) or(not k and qn);
end if;
end process;
q<=qn;
q_not<=not qn;
end arch;
1、波形仿真分析
prn（置1端）
clrn
（清零
端）
cp J K Q Q_not
01x x x01
10x x x10
00上升
沿
00保持保持
00上升
沿
0101
00上升
沿
1010
00上升
沿
11翻转翻转
注意：此JK触发器设计中prn（置1端）、clrn（清零端）均为高电平有效，当prn（置1端）、clrn（清零端）均为低电平时，cp上升沿来临输出q、q_not
根据J、K的值有不同的输出。

注意与课本JK触发器功能表的区分。

2、延时仿真分析
输出信号(q、q_not)较cp上升沿延时约10.9ns
实验六报告格式要求：
实验名： JK触发器的VHDL设计
一、实验目的：
JK触发器的VHDL设计
二、实验要求
Max+Plus II开发环境
三、源程序代码
JK触发器的VHDL设计：
……………
…………….
…………………
四、波形仿真
（1）波形仿真图
（2）波形仿真分析
五、延时仿真
（1）延时仿真图
（2）延时仿真分析
六、实验总结。