集成电路设计方法--复习提纲2、实际约束：设计最优化约束：建立时钟，输入延时，输出延时，最大面积设计规则约束：最大扇出，最大电容39.静态时序分析路径的定义静态时序分析通过检查所有可能路径上的时序冲突来验证芯片设计的时序正确性。

时序路径的起点是一个时序逻辑单元的时钟端，或者是整个电路的输入端口，时序路径的终点是下一个时序逻辑单元的数据输入端，或者是整个电路的输出端口。

40.什么叫原码、反码、补码？原码：X为正数时，原码和X一样；X为负数时，原码是在X的符号位上写“1”反码：X为正数是，反码和原码一样；X为负数时，反码为原码各位取反补码：X为正数时，补码和原码一样；X为负数时，补码在反码的末位加“1” 41.为什么说扩展补码的符号位不影响其值？ SSSS SXXX = 1111 S XXX + 1 ——2n2n12n1例如1XXX=11XXX,即为XXX-23=XXX+23-24.乘法器主要解决什么问题？ 1.提高运算速度2.符号位的处理43.时钟网络有哪几类？各自优缺点？ 1. H树型的时钟网络：优点：如果时钟负载在整个芯片内部都很均衡，那么H 树型时钟网络就没有系统时钟偏斜。

缺点：不同分支上的叶节点之间可能会出现较大的随机偏差、漂移和抖动。

2. 网格型的时钟网络优点：网格中任意两个相近节点之间的电阻很小，所以时钟偏差也很小。

缺点：消耗大量的金属资源，产生很大的状态转换电容，所以功耗较大。

3.混合型时钟分布网络优点：可以提供更小的时钟偏斜，同时，受负载的影响比较小。

缺点：网格的规模较大，对它的建模、自动生成可能会存在一些困难。

总线的传输机制？1. 早期：脉冲式机制和握手式机制。

脉冲式机制：master发起一个请求之后，slave在规定的t时间内返回数据。

握手式机制：master发出一个请求之后，slave在返回数据的时候伴随着一个确认信号。

这样子不管外设能不能在规定的t时间内返回数据，master都能得到想要的数据。

2. 随着CPU频率的提高，总线引入了wait的概念如果slave能在t时间内返回数据，那么这时候不能把wait信号拉高，如果slave不能在t时间内返回数据，那么必须在t时间内将wait信号拉高，直到slave将可以返回数据为止。

3. 各种类型的外设越来越多，提高CPU处理效率，引入ready概念外设ready好了master再访问，没有ready好master 就可以干其他事情去了。

45.什么叫DMA？直接存储器访问是计算机科学中的一种内存访问技术。

它允许某些电脑内部的硬件子系统，可以独立地直接读写系统存储器，而不需绕道中央处理器。

DMA模式不过分依赖CPU，可以大大节省系统资源。

--- CPU让出所要求外设控制权，DMA控制器控制 --- DMA操作完成后再将外设的控制权交还给CPU大多用于外设对内存或者其他存储设备进行大数据量的读写操作. 46.常见总线有哪几种？进行比较分类及架构米利机和摩尔机，米利机的下一状态和输出取决于当前状态和当前输入；摩尔机的下一状态取决于当前状态和当前输入，但其输出仅取决于当前状态。

这两类有限状态机的下一状态和输出都是组合逻辑电路形成的。

48.什么叫Binary Code(二进制码)？什么叫One-Hot(独热码)？什么叫Gray Code(格雷码)？ 1. Binary code : 顺序编码方式，如00 01 10 112. One-hot : 用一位代表一个状态，如1000 0100 0010 00013. Gray Code : 状态转换只改变一位，如 0001 11 10 中的DFM设计流程？50．全定制数字IC和全定制模拟电路IC设计，两者有什么异同点？51.什么是棍图？什么叫欧拉路径？高性能版图设计要注意些什么？棍图是一种可以表示版图拓扑结构的符号化简图，它是一种介于电路图和版图之间的设计抽象。

路径图的欧拉路径定义为能到达图中所有节点并且每条边都只访问一次的一条路径。

尽可能使版图最小。

尽可能减小寄生电容和寄生电阻, 尽可能减少串扰、电荷分享。

52.基于FPGA的IC设计中的综合、布局、布线、与IC 芯片的综合、布局、布线、有什么异同点？FPGA的综合、布局、布线是不用关心具体工艺的，因为FPGA板子的硬件是固定的 53.什么叫寄存器堆？寄存器堆是CPU 中多个寄存器组成的阵列，通常快速的静态随机读写存储器实现。

这种RAM具有专门的读端口和写端口，可以多路兵法访问不同的存储器。

寄存器堆是指令集架构的一部分，程序可以访问，这与透明的CPU高速缓存不同。

54.列举各种HDL语言？简述他们的特色。

VHDL比较麻烦，而且其综合库至今也没有标准化，不具有晶体管开关级的描述能力和模拟设计的描述能力。

目前的看法是，对于特大型的系统级数字电路设计，VHDL是较为合适的。

Verilog HDLVerilog HDL是在C语言的基础上发展起来的，故Verilog HDL的底层综合做得非常好。

System CSystem C是Synopsys公司和CoWare公司积极响应目前各方对系统级设计语言的需求而合作开发的。

SystemC提供了软件、硬件和系统模块。

用户可以在不同的层次上自选择，建立自己的系统模型，进行仿真、优化、验证、综合等等。

SystemVerilogSystemVerilog是业界新兴的工程语言：硬件描述和验证语言；这个统一的语言使得工程师可以建模大型复杂的设计并且验证这些设计的功能是否正确。

55.良好的RTL级设计习惯通常指哪些？编程前绘制结构框图清晰的设计层次良好的代码风格分开组合逻辑和时序逻辑条件语句包含所有的可能性用最常出现的状态对该模块初始化尽可能利用高层次的行为级描述尽量减少for语句的使用各模块门数不能相差太大注意各模块的完整性低功耗设计复位策略选择中，target_library/link_library/symbol_library 分别指什么含义？target_library：目标工艺库，是指讲RTL级的HDL描述到门级时所需的标准单元综合库，包含了物理信息的单元模型。

link_library：链接库，可以是同target_library一样的单元库，或者是已综合到门级的底层模块设计。

作用：在下而上的综合过程中，上一层的设计调用底层以综合模块时，将从link_library中汛早并链接起来。

symbol_library：DC在创建电路时，用于标识器件，单元的符号库57.你写过DC脚件么？它一般包括哪些内容？写过，一般包含定义路径，读取文件，设计环境定义，设计规则约束和优化约束等与ICC 各自的优缺点？ASTRO在以上工艺比较成熟，gui相对容易上手ICC更新，功能更加强大，也是现在最为流行的布局布线工具59.如何进行数模混合集成电路的仿真？第一种方式：将数字信号简化为简单模拟信号，与模拟信号一同在模拟信号仿真器中仿真。

第二种方式：用模拟仿真器仿真模拟信号，数字仿真器仿真数字信号，同时能够进行模拟信号向数字信号，数字信号向模拟信号的转换，连接两种仿真器。

60.数字I/O和模拟I/O有什么异同点？数字I/O抗干扰性好些，数字是用0和1，噪声容限大，模拟采用点到点的传送，容易受干扰，但是传输速度快61.列举基本的数字I/O标准的协议单端协议：TTL、CMOS、LVTTL、LVCMOS、PCI等伪差分协议：HSTL、SSTL等差分协议：LVDS、SSTL、ECL、PECL等62.什么叫LVDS协议LVDS是1994年美国国家半导体公司提出的一种信号传输模式，是一种电平标准，广泛应用于液晶屏接口和中距离传输的一类高速串行或平行接口器件。

LVDS用于低压差分信号点到点的传输，是一种低摆幅通用I/O标准，它速度快，噪声、功耗和成本很低。

PAD ESD 保护电路是什么？ ESD模型有哪些ESD是Electro-Static Discharge的缩写，静电放电，ESD电流直接通过电路会对电路造成损害，同时会产生电磁场、存在电容耦合，会干扰电路。

ESD保护电路的目的是为了避免工作电路成为ESD的放电通路，从而避免工作电路遭到损害ESD模型：人体模型HBM、机器模型MM 、带电器件模型CDM64.易失性存储其有哪些？非意识性存储器有哪些？易失性存储器：SRAM、DRAM非易失性存储器： Flash、RRAM、PRAM、FeRAM、MRAM65. 传统基于总线的SOC芯片设计中面临哪些瓶颈问题？66.基于NOC的SoC芯片的主要优点是什么？主要缺点是什么？物理限制决定了在长距离上的通信速度与可靠性，解决方法是将片上互联线当做通信问题，将其抽象成通信通道，在通道上进行高质量传送。

数据包注入到布线，开关，路的整个网络中，网络动态决定如何及时使用这些数据包，对于器件尺寸和片上距离较大有一定作用。

1. 什么叫IC 的集成度？目前先进的IC规模有多大？集成度就是一块集成电路芯片中包含晶体管的数目，或者等效逻辑门数 20XX年5月 71亿晶体管的NVIDIA的GPU 28nm 2. 什么叫特征尺寸？特征尺寸通常是指是一条工艺线中能加工的最小尺寸，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构里第一层金属的金属间距的一半。

3. 目前主流的硅圆片直径是多少？12英寸4. 什么叫NRE(non-recurring engineering)成本支付给研究、开发、设计和测试某项新产品的单次成本。

在集成电路领域主要是指研发人力成本、硬件设施成本、CAD 工具成本以及掩膜、封装工具、测试装置的成本，产量小，费用就高。

5. 什么叫recurring costs？重复性成本，每一块芯片都要付出的成本，包括流片费、封装费、测试费。

也称可变成本，指直接用于制造产品的费用，因此与产品的产量成正比。

包括：产品所用部件的成本、组装费用以及测试费用。

6. 什么叫有比电路？靠两个导通管的宽长比不同，从而呈现的电阻不同来决定输出电压，它是两个管子分压的结果，电压摆幅管子的尺寸决定。

7. IC制造工艺有哪几种？双极型模拟集成电路工艺、CMOS工艺、BiCMOS工艺 8. 什么叫摩尔定律？摩尔定律面临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数目，约每隔24个月便会增加一倍，性能也将提升一倍；或者说，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。

面临面积、速度和功耗的挑战。

9. 什么叫后摩尔定律？后摩尔定律下IC设计面临哪些挑战？解决方案？多重技术创新应用向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和非硅基等技术相结合，以提供完整的解决方案来应对和满足层出不穷的新市场发展。