目录一、实验简介 (1)1.1实验目的： (1)1.2实验内容： (1)1.3实验需求： (1)二、设计简介 (2)2.1设计概况： (2)2.2设计要求 (2)三、设计原理 (3)3.1整体电路设计原理： (3)3.2分步电路设计原理： (4)3.2.1秒信号发生电路 (4)3.2.2计时电路 (6)3.2.3清零电路 (8)3.2.4译码显示电路 (10)3.2.5总体电路连接图 (10)四、电路安装与调试说明 (13)五、实验中遇到的问题及解决办法 (13)六、附录 (14)面包板连接图： (14)电路原理图： (15)芯片管脚图及功能表： (16)摘要:数字计时器由秒脉冲信号发生器、计时电路、译码显示电路、校分电路、清零电路、报时电路等几部分单元电路组成。

本次试验要求采用中小规模集成电路实现数字计时器的设计，并附加开机清零，快速校分，整点报时等功能。

关键词:脉冲信号发生电路、计时电路、报时电路、校分电路、清零电路、起停电路正文一、实验简介1.1实验目的：1. 通过实验掌握十进制加法计数、译码、显示电路的工作过程。

2. 通过实验深入掌握电路的分频原理和数字信号的测量方法。

3. 熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。

1.2实验内容：1. 运用电路模拟软件，设计多功能数字计时器；2. 连接实物电路，完成电路功能的测试：3. 完成实验报告。

1.3实验需求：实验物品：剪刀，起子，镊子，剥线钳，插线板，导线，元器件；元器件清单：二、设计简介2.1设计概况：本实验采用中小规模集成电路设计一个多功能数字计时器。

实验需要分别设计脉冲发生电路，计时电路，译码显示电路，和控制电路以及附加电路，然后进行连接组成。

要求完成0分00秒~9分59秒的计时功能，并在控制电路作用下实现开机清零，快速校分，整点报时功能。

2.2设计要求：1．秒信号发生电路：为计时器提供秒信号2．计时电路：完成0分00秒～9分59秒的计时功能。

3．清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。

4．译码显示电路：显示计时电路产生的数字信息。

5．系统级联调试：将以上电路进行级联完成计时器的所有功能。

三、设计原理3.1整体电路设计原理：数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。

计时电路示意图如图3.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。

原理框图如图3.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。

计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。

图3.1 三位计时器示意图图3.2 数字钟的原理框图3.2分步电路设计原理：3.2.1秒信号发生电路图3.3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图3.3所示。

为提供较为精确的秒信号，本设计中振荡电路采用215Hz的石英晶体管为主体的晶振电路，并作为电路的秒信号源。

由于振荡电路产生的源信号为215Hz，而秒的基准信号频率为1Hz，则需要对215Hz 信号进行分频，得到1Hz信号。

分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各管脚功能如表3.1所示，功能表如表3.2所示。

虽然CD4060内部有14级由T触发器构成的二分频器，但实际输出端只有10个：Q4~Q10、Q12~Q14。

Q1~Q3以及Q11并不引出。

、、CP0为晶振电路的引出端，需接外部石英晶体。

Cr为复零端，为高电平或正脉冲时振荡器停振。

从输出功能看，CD4060能得到10种不同的分频系数，最小为24分频，最大为214分频，即将215Hz送入该芯片，最大分频输出Q14输出信号频率为2Hz。

由于CD4060最多能完成14级二分频，所以还需要再加一级二分频，才能把4060输出的2Hz 信号变成秒信号。

外接二分频器可采用D 触发器（74LS74）构成的二分频电路，74LS74管脚功能如表3.3所示，该芯片有上片和下片两个D 触发器，2Hz 信号经过二分频电路得到1Hz 的秒脉冲信号，即将D 触发器的同相位输出Q 端与触发信号D 端连接在一起，复位端和控制端接电源，使该两端口无效，则Q 端的输出信号即为1Hz 的秒脉冲信号。

所用器件：215Hz 晶体管1个、22MΩ电阻1个、20pF 电容1个、10pF 电容1个、CD4060（分频器）1片、74LS74（D 触发器）1片。

表3.1 CD4060管脚功能 表3.2 CD4060功能表时钟输入端 0CP 时钟输出端反相时钟输出端 Q 4~Q 10，Q 12~Q 14计数器输出端表3.3 74LS74管脚功能管脚号 引脚代码引脚功能 1 1RD复位信号 2 1D 触发信号 3 1CP时钟信号 4 1SD控制 5 1Q同相位输出 6 1Q反相位输出7GND地输入 功能CR x 1 清零 ↓ 0 计数 ↑保持82Q反相位输出92Q同相位输出102SD控制112CP时钟信号122D触发信号132RD复位信号14VCC电源3.2.2计时电路该电路是本实验的关键部分，由分计数器、秒十位计数器和秒个位计数器构成，电路均使用CD4518BCD码计数器来实现。

CD4518管教如图3.4所示，该计数器为双十进制同步加法计数器，片子内部封装两个相同且独立的十进制计数器，每个计数器中都含有四位二进制的技术单元，每个计数器含有两个时钟输入端“CP”和“EN”，简称双时钟，可以根据使用要求来选择不同的时钟输入，两者所不同在于：“CP”端对时钟的上升沿有效，“EN”端对时钟的下降沿有效。

该计数器功能表如表3.4所示。

图3.4 CD4518管教图表3.4 CD4518功能表计时整体电路如图3.5所示，分位计数器和秒个位计数器均是从0~9循环计数（模10计数），可采用CD4518直接实现十进制计数功能；秒十位计数器为六进制计数器，需要将CD4518的模10计数变换为一个从0～5循环的模六计数：当4518计数到6时，将QC，QB 引到与门74LS21的输入端，此时74LS21输出一个高电压，送回至4518的Cr端，实现复位（4518回0），由于4518的Cr端为异步复位，因此4518需要计数到6时才引出复位信号，并且6状态非常短暂，显示器并不显示，所以实际效果还是0~5显示。

74LS21为四输入与门，片子内部封装两个相同且独立的四输入与门，该电路中只用到1个与门的2个输入，因此需要将该与门的其他两个输入端接5V电源+极，不可悬空不接。

搭建电路时，首先将所有芯片电源端（VCC和GND端）分别连接至5V电源+、-极；对于秒个位计数器，将秒信号发生电路输出的秒信号(1Hz信号)送入秒个位计数器的2CP端，同时2EN端接5V电源+极，2Cr端接5V电源-极（注意：当清零电路搭建完成后，需将清零电路的输出替换2Cr端的5V电源-极），秒个位计数器即可完成0~9循环计数；对于秒十位计数器，将秒个位计数器的输出2QD端送入秒十位计数器的2EN端，完成秒个位到秒十位的进位（当秒个位计数器从9跳至0时，2QD端得到0~9循环计数过程中唯一的下降沿，将此下降沿送至秒十位计数器的2EN端，即可实现秒十位计数器加1，实现进位），同时2CP端接5V电源+极，秒十位计数器即可在进位信号的驱动下完成0~5循环计数。

对于分位计数器，将秒十位计数器的输出2QC端送入分位计数器的2EN端，完成秒十位到分位的进位（当秒十位计数器从5跳至0时，2QC端得到0~5循环计数过程中唯一的下降沿，将此下降沿送至分位计数器的2EN端，即可实现分位计数器加1，实现进位），同时2CP端接5V电源+极，2Cr 端接5V电源-极（注意：当清零电路搭建完成后，需将清零电路的输出替换2Cr端的5V电源-极），分位计数器即可完成0~9循环计数。

所用器件：CD4518（计数器）3片、74LS21（与门）1片。

图3.5 计时电路3.2.3清零电路该电路具有开机清零和手动清零功能。

电路原理如图3.6所示，将图1.5计时电路的秒个位和分位的清零端即CD4518的管脚15（高电压有效）原来的接5V电源-极导线拔开，将非门输出送至2Cr端，而秒十位CD4518的清零端原来接74LS21的输出，需要将此输出和图1.6中非门输出送入一个或门，再将或门输出送至秒十位CD4518的清零端，才能同时实现秒十位计数器的清零功能和模6计数功能。

电路管脚连接如图3.7所示，对于清零电路，电路正常工作时开关打开，刚开机时，由于电容上的电压不能突变，电容两端初始为低电压，经过一个非门输出高电压，送到CD4518的2Cr端，整个计时电路清零，进而实现电路开机时清零，当电容充满电以后，非门的输入端为高电压，非门输出低电压，2Cr端无效，CD4518实现正常计数，电路正常工作。

按下开关后，电容、电阻组成一个回路，电容放电，当电容储存电量放完后，电容两端电压为低电压，即非门的输入端为低电压，非门输出高电压，送到CD4518的2Cr端，整个计时电路清零，进而实现电路手动清零。

所用器件：CD4069（非门）1片、74LS32（或门）1片，1kΩ电阻2个、10μF电容1个、开关1个。

图3.6 清零电路原理图图3.7 清零电路管脚连接图3.2.4译码显示电路译码显示电路采用三片CD4511显示译码器和三个七段共阴数码管，分位、秒十位和秒个位各采用一片CD4511和一个数码管。

CD4511的作用是将计数器QA~QD输出的二进制代码译成特定的输出信号以供显示器按代码的原意显示成数字，译码器采用CD4511七段字型译码器，由a~g各脚输出段信号，以控制点亮LED数码管的字型段，CD4511的输入端ABCD依次接计数器的QA~QD，即8421（BCD）码输出，CD4511有三个使能管脚，功能如表3.5所示。

表3.5 CD4511使能管脚功能图3.8所示为七段型发光二极管构成的数码显示器，由于此二极管由高电压驱动，阴极共用，所以为共阴极。

g (a)图3.8 共阴极七段数码显示器电路从0:00~9:59循环计时，译码电路分别进行译码，采用共阴极七段LED 数码管进行循环显示。

CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300Ω的电阻接地，电路连接如图3.9所示。

所用器件：CD4511（译码器）3片、300Ω电阻3个、LED 数码显示管3个。

图3.9 译码显示电路3.2.5总体电路连接图将以上四个模块电路按照信号顺序连接，即可得到总体电路如图3.10所示。