2学时 4学时 6学时 6学时
4学时 4学时 6学时 4学时 36学时
6
参考文献
[1] 王志功，景为平，孙玲.集成电路设计技术与工具. 南京： 东南大学出版社，2007年7月（国家级规划教材）.
[2]（美）R.Jacob Baker, Harry W. Li, David E. Boyce. CMOS Circuit Design, Layout and Simulation. 北京： 机械工业出版社，2006.
社，2004年5月（21世纪高等学校电子信息类教材）.
7
第五章 MOS管数字集成电路基本逻辑单元设计
5.1 NMOS管逻辑电路
NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。 由于这种器件具有较小的几何尺寸，适合于制造大规 模集成电路。此外，由于NMOS集成电路的结构简单， 易 于 使 用 CAD 技 术 进 行 设 计 。 与 CMOS 电 路 类 似,NMOS电路中同样不使用难于制造的电阻。NMOS 逻辑电路的基本结构特点在于，工作管常用增强型器 件，而负载管可以是增强型也可以是耗尽型。
____
F AB
10
5.1.2 NMOS管或非门
（a）电路
（b）逻辑功能表 （c）逻辑符号 图5.1.2 二输入或非门
11
5.1.3 NMOS逻辑电路设计 利用NMOS工作管器件串联实现“与”，并联实现
“或”的结构特点，可以实现复杂功能的逻辑电路。如 图5.1.3（a）所示，NMOS工作管M1和M2串联，M3 和M4串联，然后它们再并联，实现与或非的逻辑功能， 而在图5.1.3（b），NMOS工作管M1和M2并联，M3 和M4并联，然后它们再串联，实现或与非的逻辑功能。
17
图5.2.3 CMOS逻辑电路结构
18
2、例子
__________
例1、设计静态CMOS逻辑电路，其功能为 FABC
设计步骤如下， （1）设计NMOS下拉管结构，根据串联实现“与” 关系，并联实现“或”关系的结构特点，如图5.2.4所 示，可得到图5.2.5所示的NMOS下拉管电路；
集成电路设计导论
梁竹关
云南大学信息学院电子工程系
1
第一部分 理论课
第一章 绪言
1．1 集成电路的发展
1．2 集成电路分类
1．3 集成电路设计
第二章 MOS晶体管
2．1 MOS晶体管结构
2．2 MOS晶体管工作原理
2．3 MOS晶体管的电流电压关系
2．4 MOS晶体管主要特性参数
2．5 MOS晶体管的SPICE模型
5
Hale Waihona Puke 章次第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章
教学进度表
题目
绪言 MOS晶体管 MOS管反相器 半导体集成电路基本加工工艺与设计规则 MOS管数字集成电路基本逻辑单元设计 MOS管数字集成电路子系统设计 MOS管模拟集成电路设计基础 集成电路的测试与可测性设计 总计
教学时 数
7.1 引言
7.2 MOS管模拟集成电路中的基本元器件
7.3 MOS模拟集成电路基本单元
7.4 MOS管模拟集成电路版图设计
第八章 集成电路的测试与可测性设计
8.1 引言
8.2 模拟集成电路测试
8.3 数字集成电路测试
8.4 数字集成电路的可测性测试
4
第二部分 实验课 1、数字集成电路 （1）不同负载反相器的仿真比较； （2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.
[4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002.
[5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版
5.1 NMOS管逻辑电路
5.2 静态CMOS逻辑电路
5.3 MOS管改进型逻辑电路
5.4 MOS管传输逻辑电路
5.5 触发器
5.6 移位寄存器
5.7 输入输出（I/O）单元
3
第六章 MOS管数字集成电路子系统设计
6.1 引言
6.2 加法器
6.3 乘法器
6.4 存储器
6.5 PLA
第七章 MOS管模拟集成电路设计基础
12
_____________
_____________________
（a）FABCD （b）F(AB)(CD)
图5.1.3 NMOS逻辑电路
13
_____________
FABCD
_____________________
F(AB)(CD) 14
5.2 静态CMOS逻辑电路 5.2.1 静态CMOS与非门
第三章 MOS管反相器
3．1 引言
3．2 NMOS管反相器
3．3 CMOS反相器
3．4 动态反相器
3．5 延迟
3．6 功耗
2
第四章 半导体集成电路基本加工工艺与设计规则
4.1 引言
4.2 集成电路基本加工工艺
4.3 CMOS工艺流程
4.4 设计规则
4.5 CMOS反相器的闩锁效应
4.6 版图设计
第五章 MOS管数字集成电路基本逻辑单元设计
（a）电路图
（b）棍图
图5.2.1 二输入与非门 15
5.2.2 静态CMOS或非门
（a）电路图
（b）棍图
图5.2.2 二输入或非门
16
5．2．2 静态CMOS逻辑电路设计 1、静态CMOS逻辑电路结构特点
根据前面分析可知，CMOS逻辑电路结构具有一定 的规则，如图5.2.3所示，
（1）利用反相器电路结构的形式； （2）安排NMOS下拉管串联实现“与”，而NMOS 下 拉管并联实现“或”； （3）设计相应的互补PMOS上拉管。
8
5.1.1 NMOS管与非门
（a）电路
（b）逻辑功能 号
（ c）逻辑符
图5.1.1 二输入与非门
9
二输入与非门的电路结构如图5.1.1（a）所示， 工作管是两只串联的增强型NMOS晶体管M1和M2， 而负载管是耗尽型NMOS晶体管M3。输入信号分别 从两只NMOS晶体管M1和M2的栅极上引入，而输出 从NMOS晶体管M1的漏极上引出。只要有一个输入 端为低电平，输出将为高电平，如图5.1.1（b）所示， 所以它实现与非门的逻辑功能，即：