课程设计报告无线数据传输系统设计2016 年 1 月 11 日无线数据传输系统设计摘要本次课程设计主要任务是设计并实现无线数据传输系统，了解无线数据传输涉及到的基本设计与实现方法。
关键词：一．项目的意义与目的随着科技、接入技术、软件应用的发展，以及应用设备性能的不断提高、高数据速率低成本访问的实现，对运营商和消费者来说，无线数据传输的新产品、新技术将会更具吸引力。
据专业人士分析，在近五年内，无线数据将呈现持续增长的态势，为那些有能力回应市场需求，以及有实力把新服务、新产品以光速推向市场的运营商们提供了企业创收和占领市场的契机。
到目前为止无线数据传输已经广泛地运用在车辆监控、遥控、遥测、小型无线网络、无线抄表、门禁系统、小区传呼、工业数据采集系统、无线标签、身份识别、非接触RF 智能卡、小型无线数据终端、安全防火系统、无线遥控系统、生物信号采集、水文气象监控、机器人控制、无线232数据通信、无线485/422数据通信、数字音频及数字图像传输等领域中。
二．设计要求和指标根据需求，论证出系统的总体指标完成无线数据传输系统，包括无线收发机模块、数据传输协议模块、数据传输界面模块。
无线收发机模块该系统的工作频率范围为 88-108MHz收发机使用分立器件，调频方式，面包板实现，数据传输协议模块数据传输协议使用 CRC16 校验，面向字符的组帧协议，SLIP 串行通信协议等式 ARQ 差错控制协议。
传输协议和串口控制用 arm cortex-m0 微处理器完成。
数据传输界面模块通过 UART 口与计算机相连。
使用 C 编写传输收发界面。
三．方案设计和论证基于S9018的调频发射电路和接收电路，接收电路的音频放大电路采用 LM386，采用STM32F030对接收信号进行采样－滤波－匹配滤波－同步－帧同步－解校验－串口发送等操作，采用STM32F030对串口接收来的数据进行加校验－组帧－加扩展头－发送等操作，在PC机上实现基于串口的数据接收和发送界面及功能。
四．电路原理设计LM386原理介绍LM386内部电路原理图如图所示。
与通用型集成运放相类似，它是一个三级放大电路。
第一级为差分放大电路，T1和T3、T2和T4分别构成复合管，作为差分放大电路的放大管；T5和T6组成镜像电流源作为T1和T2的有源负载；T3和T4信号从管的基极输入，从T2管的集电极输出，为双端输入单端输出差分电路。
使用镜像电流源作为差分放大电路有源负载，可使单端输出电路的增益近似等于双端输出电容的增益。
第二级为共射放大电路，T7为放大管，恒流源作有源负载，以增大放大倍数。
第三级中的T8和T9管复合成PNP型管，与NPN型管T10构成准互补输出级。
二极管D1和D2为输出级提供合适的偏置电压，可以消除交越失真。
引脚2为反相输入端，引脚3为同相输入端。
电路由单电源供电，故为OTL电路。
输出端（引脚5）应外接输出电容后再接负载。
电阻R7从输出端连接到T2的发射极，形成反馈通路，并与R5和R6构成反馈网络，从而引入了深度电压串联负反馈，使整个电路具有稳定的电压增益。
LM386的引脚图LM386的外形和引脚的排列如下图所示。
引脚2为反相输入端，3为同相输入端；引脚5为输出端；引脚6和4分别为电源和地；引脚1和8为电压增益设定端；使用时在引脚7和地之间接旁路电容，通常取10μF。
查LM386的datasheet，电源电压4-12V或5-18V(LM386N-4)；静态消耗电流为4mA；电压增益为20-200；在1、8脚开路时，带宽为300KHz；输入阻抗为50K；音频功率0.5WLM386引脚图STM320F030系统架构系统主要由以下几个模块组成:●二个主模块:–Cortex-M0 内核及先进高性能总线(AHB bus)–通用DMA ( GP-DMA -- general-purpose DMA)●四个从模块:–内部SRAM–内部闪存存储器–AHB 到APB 的桥, 所有的外设都挂在APB 总线上–专门用于连接GPIO 口的AHB2 内部由一个多层AHB 互联的系统总线结构图如下图所示：系统部线此总线连接Cortex-M0 内核的系统总线到总线矩阵，总线矩阵来协调内核和DMA 间的总线访问控制。
DMA总线此总线将DMA的AHB 主控接口与总线矩阵相联，总线矩阵协调CPU 和DMA 到SRAM、闪存和外设的访问控制。
总线矩阵(BusMatrix) 总线矩阵管理着内核系统总线与DMA 总线的访问仲裁，总线矩阵由 2 个主模块总线(CPU AHB、系统总线、DMA总线)及四个从模块总线(FLIFT、SRAM、AHB2GPIO 和AHB2APB桥) 组成。
AHB 外设通过总线矩阵与系统总线相连，充许DMA 访问。
AHB 到APB 桥AHB 到APB桥在AHB 与APB 总线间提供同步连接。
有关连接到桥的不同外设的地址映射请参考表 2.2.2。
在每次复位之后，所有的外设时钟都关闭( 除了SRAM 及FLIFT 外)。
在用一个外设前，你必须打开相应的RCC_AHBENR、RCC_APB2ENR 或RCC_APB1ENR 寄存器中时钟使能位。
注当对APB 寄存器进行8 位或者16 位访问时，该访问会被自动转换成32 位的访问：桥会自动将16 位或者8 位的数据扩展以配合32 位的宽度存储系统程序存储器，数据存储器，寄存器及I/O口统一编址，其线性地址空间达到4G。
数据字节以小端格式存放在存储器中，一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高有效字节。
寻址空间分成8 块，每块512MB。
内置的SRAM STM32F051xx 内置8K 字节的静态SRAM. 它可以以字节(8 位)、半字(16位)或字(32位)进行访问。
该类存储器CPU 及DMA 都可用最快的系统时钟且不插入任何等待进行访问。
校验检测Parity check 数据总线宽度为36 位，其中32 位为数据，4 位用于每字节的奇偶校验位。
051 系列MCU 以此来增强数据存储的鲁棒性，来适应欧洲 B 类及SIL 规范的数据安全要求。
奇偶校验位是计算和存储时写扩SRAM 的。
当读这些数据时，MCU 会自动校验数据。
如果一位失败，则会产生NMI 中断。
当SYSCFG_CFGR2中的SRAM_PARITY_LOCK 控制位和SRAM_PEF 都有效时，其还可链接到TIM1 的BRK_IN 的输入。
闪存存储器概述闪存存储器有两个不同存储区域：●主闪存在储块，它包括应用程序和用户数据区( 若需要时)●信息块，其包含两个部分：–选项字节(Option bytes) －内含硬件及存储保护用户配置选项。
–系统内存(System memory) －其包含boot loader 代码。
闪存接口基于AHB协议执行指令和数据存取。
其预取缓冲的功能可加速CPU执行代码的速度。
启动配置( Boot configuration ) 在STM32F051xx 中，可通过BOOT0 及BOOT1 脚的配置选择三种不同的启动模式，如下表所示。
表2. 启动模式器件复位后，在SYSCLK 的第 4 个上升沿锁存BOOT0 和BOOT1 的引脚值，用户可通过设置BOOT1 和BOOT0 来选择启动模式。
Doc ID 018940 Rev 140System and memory overview RM0091从待机模式唤醒时，CPU 会得新采样BOOT0 及BOOT1 的引脚值，因此在有待机应用的场合需要保持启动模式的设置。
在启动延迟之后，CPU 从地址0x0000 0000 获取堆栈顶的地址，并从启动存储器的0x0000 0004 指示的地址开始执行代码。
根据选定的启动模式，主闪存存储器，系统存储器或SRAM 按照以下的说明访问：●从主闪存存储器启动: 主闪存存储器被映射到启动存储空间(0x0000 0000), 但仍然能从原有的地址空间(0x800 0000) 访问. 即闪存存储器的内容可从两个地址开始访问，0x0000 0000 或0x800 0000。
●从系统存储器启动: 系统存储器被映射到启动空间(0x0000 0000)，但仍然能够在它原有的地址空间(0x1FFF EC00) 访问。
●从内置的SRAM 启动: SRAM 映射到启动空间(0x0000 0000)，但其仍然能够在它原有的地址空间(0x2000 0000) 访问内嵌的自举程序内嵌的自举程序存放在系统存储器，由ST 在生产时写入。
该程序可以通过USART1 对闪存进行重新编程。
五、硬件设计与调试发射电路设计原理仿真图本设计采用S9018高频三极管组成LC振荡器并对调制信号进行功率放大。
在该电路中电容C6、C2、C3、L2、L1和高频三极管Q1组成电容三点式振荡器，产生高频振荡信号，作为发射机的载波与输入的音频信号进行调制；C4，C5和L2谐振频率就是调频发射机的发射频率，调制信号经过三极管放大再经过C1耦合到天线上发射出去；R3和R2为基极偏置电阻，稳定基极电压作用，给三极管提供一定的基极电流，使Q1工作在放大区。
接收高频电路本设计采用S9018高频三极管采用共基放大电路设计方法，该方法电压放大倍数大，其输入信号Vi 由E极输入，输出信号V o 由C 极输出。
输入与输出信号与共集极放大器模式一样，不会发生相位颠倒的情形。
即输出与输电压同相，同时其输入电阻小，输出电阻大。
共基极放大电路特别突出的优点在于晶体管的截止频率，较之共射电路晶体管的截止频率提高了(1+β)倍，因此该电路有更高的工作频率，适用于宽频带放大电路、高频谐振放大器等适合该信号传输实现。
音频放大电路本设计采用LM386音频放大器（由于该仿真软件未能找到LM386所以用LM344代替，具体引脚以LM386为准）LM386引脚图已在上面介绍，引脚2为反相输入端，3为同相输入端；引脚5为输出端；引脚6和4分别为电源和地；引脚1和8为电压增益设定端；使用时在引脚7和地之间接旁路电容，通常取10u F。
该设计当负载一定时，可以使输出的功率尽可能大，输出信号的非线性失真尽可能地小，效率尽可能高，并以要求的音量和功率水平在发声输出元件上重新产生真实、高效和低失真的输入音频信号总电路图六、测试结果（1）测量方法对接收电路进行测量，首先对电路自身震荡进行调试，接收电路加入5V电压，用示波器对输出端进行波形测量，测得波形如图所示：根据所得图形结果分析得，该电路基本正确，对电路进行进一步测量，加入模拟调制信号对电路进行测量，用模拟信号发生器模拟调制后的信号输入，使用100MHz正弦信号和1KHz方波进行叠加得到模拟调制信号加入到输入端。