3.2 信号完整性仿真
3.2.1 信号完整性基础
高速PCB的信号线必须按照传输线理论去设计，否则就会产生反射、串扰、过冲和下冲等问题而严重影响信号的完整性。

信号完整性是指信号在电路中以正确的时序和电压作出响应的能力。

如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。

反之，当信号不能正常响应时，就出现了误触发、阻尼振荡、过冲、欠冲等时钟间歇振荡和数据出错等信号完整性问题。

当频率超过50MHz或信号上升时间Tr小于6倍传输线延时时，系统的设计必然面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。

以下是印象信号完整性的一些现象。

①反射
反射就是信号在传输线上的回波现象。

此时信号功率没有全部传输到负载处，有一部分被反射回来了。

在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。

如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。

根据负载阻抗和源阻抗的关系大小相同，反射电压可能为正，也可能为负。

如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接受数据错误。

如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。

一般布线的几何形状、不正确的线端接、经过连接器的传输以及电源平面的不连续等因素均会导致此类反射。

；另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。

②串扰
在所有的信号完整性问题中，串扰现象是非常普遍的。

串扰可能会出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上。

串扰是指在两个不同的电性能之间的相互作用。

产生串扰被称为Aggressor，而另一个收到串扰的被称为Victim。

通常，一个网络既是入侵者，又是受害者。

振铃和地弹都属于信号完整性问题中单信号线的现象，串扰则是自同一块PVB板上的两条信号线与地平面引起的，故也称为三线系统。

串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。

容性耦合引发耦合电流，而感性耦合引起耦合电压。

PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

③过冲和下冲
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压，而
对于下降沿是指最低电压。

下冲是指下一个谷值或峰值。

引起过冲的主要原因为驱动端的驱动能力过强，走线过长引起的反射，阻抗未匹配或电感过大等。

对于过冲最常用的措施是缩短布线长度减少反射和进行源端匹配，通过仿真扫描得到一合适的阻值电阻以消除过冲。

④信号延迟
电路中只能按照规定的时序接受数据，过长的信号延迟可能导致时序和功能的混乱，在低速的系统中不会有问题，但是信号边缘速率加快，时钟速率加快，信号在器件之间的传输时间以及同步时间就会缩短。

由于驱动过载、走线过长都会引起延时，因此在越来越短的时间预算中满足所有门延时，包括建立时间、保持时间、线延迟和偏斜。

由于传输线上的等效电容和电感都会对信号的数字切换产生延迟，加上反射引起的振荡回绕，使得数据信号不能满足接收端器件正确接收所需要的时间，因此会导致接受错误。

⑤单调性
SPECCTRAQuest仿真设计中的单调性通常是由于阻抗未匹配、串扰或多负载引起的信号在逻辑高低电平之间上升沿或下降沿处非单调性。

对于数据、地址等非时钟信号，要尽量消除和减少非单调性的影响，而对于时钟信号，要求其上升沿和下降沿都应具有良好的单调性。

⑥时序
对于数字系统设计来说，时序分析是设计中的重要内容。

尤其是随着百兆总线的出现，信号边沿速率达到皮秒级后，系统性能更取决于前端设计，要求在设计之初必须进行精确地时序分析和计算。

时序分析和信号完整性密不可分，好的信号质量是确保时序关系的关键。

由于反射、串扰等现象造成的信号质量问题都很有可能带来时序的偏移和紊乱，二者必须结合起来才能设计成功。

时序分析的出发点是根据信号建立或保持时间关系来确定设计方案，这种方法贯穿于整个设计流程，包括IC设计、板级设计和系统设计。

以一个典型的同步数字连接路径为例，有效数据在时钟上沿经过延时Tco后由源端发出，到达接收端并满足相应的建立或保持时间要求。

考虑到负载及传输线效应对信号及时序的影响，可以得到信号完整性分析中的分析飞行时间Tof，进而得到实际的布线规则。

⑦地弹
在电路中有大的电流涌动时会引起地弹，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面上产生电压的波动和变化，这个噪声会影响其他元件的动作。

负载电容的增大、负载电阻的减少、地电感的增大、
同时开关器件数目的增加均会导致地弹的增大。

⑧振铃和环绕振荡
振荡就是反复出现过冲和下冲。

信号的振铃和环绕振荡由线上过度的电感和电容引起，振铃属于欠阻尼状态，而环绕振荡则属于过阻尼状态。

信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由于多种因素引起的，振荡可以通过适当的端接予以减少，但是不可能完全消除。

3.2.2 SPECCTRAQuest信号完整性仿真
传统的设计方法在制作的过程中没有仿真软件来考虑信号完整性问题，所以产品很难首次成功，因而降低了生产效率。

只有在设计过程中融入信号完整性分析，才能做到产品在上市时间和性能方面占优势。

信号完整性的研究还是一个不成熟的领域，很多问题只能做定性分析。

为此，在设计过程中首先要尽量应用已经成熟的工作经验，其次是对产品的性能作出预测、评估以及仿真。

在设计过程中可以不断地积累分析能力，不断创新解决信号完整性的方法，利用仿真工具可以得到检验。

由于PCB板级信号完整性分析多种多样，目前市场上还没有一种统一的模型来完成仿真任务。

因此在高速数字PCB板设计中，需要混合几种模型来最大程度地建立关键信号和敏感信号的传输模型。

几种常见模型的性能对比如表3-1所示。

SpecctraQuest Interconnect Designer是Cadence公司为了满足高速系统和板级设计需要而开发的工程设计环境。

它将功能设计和物理实际设计有机地结合在一起，设计工程师能在直观的环境中探索并解决与系统功能息息相关的高速设计问题。

在进行实际的布局和布线之前，SpecctraQuest Interconnect Designer使设计工程师在时间特性、信号完整性、EMI、散热及其他相关问题上做出最优化的设计。

这种统一的考虑不仅在单块板的系统中得到完美体现，更能在多快板构成的系统中，包括ASIC芯片、电路板、连接电缆和插接件等之间的连接进行分析。

仿真流程如图3-14所示。

表3-1 各种模型的性能对比
特性Spice模型IBIS模型V erilog-AMS和
VHDL-AMS
精度精确好好
高频设计支持可达几至几十
GHz级适合1GHz以下V4.1扩展支持
GHz上
地弹、回流建模支
持
支持不支持不支持
目标IC支持PCB和系统设计IC、PCB和系统设
计
目标电路模拟电路，混合信
号
数字电路混合信号
模型级别晶体管、MOS管、
二极管等数字引脚I/O、I/V
和V/T曲线
行为模型
计算速度/计算量慢/大快/小速度和精度的折
衷
模型来源IC厂家、SPICE
厂家、仿真器厂家
IC和仿真器厂家仿真器厂家
模型规范的版本Ph.D.thesis，1972
SPICE 2G6，1984 不断有新的模型
支持
1.0 1993
3.2 1999
4.1 2004
V erilog-AMS
1998
VHDL-AMS 1999。