原 理 与
刷新存储器的容量是_B__。 A.512KB B.1MB C.256KB D.2MB
接 3.CRT的颜色数为256色，则刷新存储器每个单元的字长是_C_
口 A.256位 B.16位 C.8位 D.7位
6章 4.一张3.5英寸软盘的存储容量为___,每个扇区存储的固定 数据是____ A
总 A. 1.44MB,512B B.1MB,1024B C.2MB,256B D.1.44MB,128B
总 14.现代计算机的运算器一般通过总线结构来组织。按其总线数不 线 同，大体有_单__总__线__结__构_、_双__总__线__结__构_和_三__总__线__结__构__三种形式。
系
统
理 学 院电技教研室 首页
3
第3章 练习题
计 算
1.存储单元是指__B___
A.存放一个二进制信息位的存储位元 B.存放一个机器字的所有存储元集合
成 原
位传递功能__B___。
理 与 接
A.行波进位 B.组内先行进位，组间先行进位 C.组内先行 进位，组间行波进位 D.组内行波进位，组间先行进位
口 9. 在定点运算器中，无论采用双符号位还是单符号位，必
6章 须有_____，它一般用_____来实现。 C
A.译码电路，与非门 B. 编码电路，或非门
成 原 理 与
9、计算机操作的最小时间单位是__A__。
A. 时钟周期 B.指令周期 C.CPU周期 D. 微指令周期
10、下面描述RISC机器正确的是__B_____。
接 口
A. RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器 有复杂的指令系统 D.CPU配备很少的通用寄存器
理 与
13.74181是采用_先__行__进位方式的4位并行加法器，74182是实
接 口
现_组__间__先__行__进位的进位逻辑。若某计算机系统字长为64位， 每4位构成一个小组，每4个小组构成一个大组，为实现小组
6章 内并行、大组内并行、大组间串行进位方式，共需要_1_6__片
74181和__4___片74182。
计 算
C.整体式,并行,一个
D.整体式,串行,多个
机 8.主存储器和CPU之间增加cache的目的是__A____
组 成 原
A.解决CPU和主存之间的速度匹配问题 B.扩大主存储器的容量
C.扩大CPU中通用寄存器的数量 D.既扩大主存容量又扩大CPU通用寄存器数量
理 9.以下4种类型的 半导体存储器中，以传输同样多的字为比较条件,则读出数
系
统
理 学 院电技教研室 首页
8
第六章 总线系统习题
计 1. 在单机系统中，三总线结构的计算机的总线系统由_A__组成。
算 机 组 成 原
A.系统总线、内存总线和I/O总线 B.数据总线、地址总线和控制总线 C.内部总线、系统总线和I/O总线 D.ISA总线、VESA总线和PCI总线
2.下列陈述中不正确的是__C__
定或者由设计者指定的判别字段控制 D.通过指令中指定一个专门字段
理 学 院电技教研室 首页
6
计 算
7、下列部件中不属于执行部件的是__A___。
A. 控制器 B.存储器 C.运算器 D.外围设备
机 8、下列部件中不属于控制器的部件是_D____。
组 A. 指令寄存器 B.操作控制器 C.程序计数器 D.状态条件寄存器
理 与 接 口
_字__段__直__接__译__码__法___、_混__合__表__示__法__。 5、在CPU中，保存当前正在执行的指令的寄存器为_指__令__寄__存__器_，保存下条 指令地址的寄存器为程__序__计__数__器_，保存CPU访存地址的寄存器为地__址__寄__存__器。
6、某32位CPU主存物理存储空间为64GB，虚拟存储空间为64TB，存储器
接 口
4、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，
因此机器周期通常用__A__来规定。
6章 A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间 C.主存中写入一个数据字的平均时间 D.主存中读取一个数据字的平均时间
5、微程序控制器中，机器指令与微指令的关系是__B__。
A.在双总线系统中，访存操作和输入/输出操作各有不同的指令
理 B.系统吞吐量主要取决于主存的存取周期
与 C.总线的功能特性定义每一根线上的信号的传递方向及有效电平范围
接 口
D.早期的总线结构以CPU为核心，而在当代的总线系统中，由总线控制器完 成多个总线请求者之间的协调与仲裁
6章 3.在_A___的计算机系统中，外设可以和主存储器单元统一编址，因此可以不
计 算 机
补码算术左移时，符号位不___变_，低位补___0_。负数补码算术 右移时，符号位不__变__，高位补__1__，低位_舍__去_。
组 成 原
12.提高加法器运算速度的关键是_降__低__进__位__信__号__的__传__播__时__间_。 先行进位的含义是_低__有__效__位__的__进__位__信__号__可__以__直__接__向__最__高__位__传_ 递
第2章 练习
计 1.下列数中最小的数为__C___。
算 机
A.(101001)2 B.(52)8 C.(101001)BCD D.(233)16
组 成
2.在机器数中，__B___的零的表示形式是唯一的。
原 A.原码 B.补码 C.反码 D.原码和反码
理 与 接
3.一个8位二进制整数，采用补码表示，且由3个“1”和5个 “0”组成，则最小值为__C___。
A.提高微程序的执行速度 B.提高微程序设计的灵活性 C.缩短微指令的长
统 度 D.增大控制存储器的容量
理 学 院电技教研室 首页
7
1、CPU从主存取出一条指令并执行该指令的时间叫做指__令___周__期_，它常常用
若干个_机__器__周__期_来表示，而后者又包含若干个时__钟___周__期__。
6章 C.容量小,速度快,成本高 D.容量小,速度快,成本低
4.某计算机字长16位,它的存储容量64KB,若按字编址，它的寻址范围_B__
总
A.64K B.32K C.64K D.32KB
5.某SRAM芯片存储容量为64K×16位,该芯片的地址线和数据线数目为__D
线 A.64,16 B.16,64 C.64,8 D.16,16
使用I/O指令。
A.单总线 B.双总线 C.三总线 D.多种总线
总 4.以RS-232为接口，进行7位ASCII码字符传送，带有一位奇校验位和两位停
线
止位，当波特率为9600波特时，字符传送率为_A___
A.960 B.873 C.1371 D.480
系 5.计算机系统的输入输出接口是_B___之间的交接界面
系 6. 某SRAM芯片容量为512×8位,包括电源端和接地端,该芯片引出线的最小
统 数目为__D___
A.23 B.25 C.50 D.19
理 学 院电技教研室 首页
4
7.交叉存储器实质上是一种__A___存储器,它能___执行____独立的读写操作。
A.模块式,并行,多个 B.模块式,串行,多个
6章 按字节编址，有半字长和单字长两种指令格式。则指令寄存器的宽度为_3_2b,
数据寄存器的宽度为_3_2_b,地址寄存器的宽度为_3_6_b，程序计数器的宽度为
总
_3_6_b，该寄存器能够实现自动加__4_操作。 7、任何一条机器指令的执行过程都是一个微__操__作__序列的执行过程。对于采
线 用混合控制方式的现代计算机，任何指令的第一个机器周期必须是_取__指__令_。
口 A.－127 B.－32 C.－125 D.－3
6章 4.若某数x的真值为-0.1010，在计算机中该数表示为1.0110， 则该数所用的编码方法是_____码。 B
总 A.原 B. 补 C.反 D.移
线 5.已知定点小数x的反码为1.x1x2x3,且x<-0.75,则必有_D____。
系 A.x1=0,x2=0,x3=1 B.x1=1 C.x1=0,且x2,x3不全为0 D.x1=0,x2=0,x3=0 统 6.运算器虽有许多部件组成，但核心部分是__B___。
机 组 成
C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合
2.计算机的存储器采用分级存储体系的主要目的是__D___
原 A.便于读写数据 B.减少机箱的体积 C.便于系统升级
理 与 接
D.解决存储容量、价格和存取速度之间的矛盾
3.和外存储器相比，内存储器的特点是__C____
口 A.容量大,速度快,成本低 B.容量大,速度慢,成本高
6章 11、下列说法中正确的是__C___。
A.微程序控制方式比硬联线控制方式指令的执行速度更快
B.同一个CPU周期中可以并行执行的微操作叫相斥性微操作
总 C.控制存储器可以用掩膜ROM、EPROM或FLASH实现
线 D.指令周期也称为CPU周期
系
12、下列各条中，不属于微指令结构设计所追求的目标的是__D__。
A.数据总线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器
理 学 院电技教研室 首页
1
7.在定点二进制运算器中,减法运算一般通过__D___来实现。
计 A.原码运算的二进制减法器 B.补码运算的二进制减法器
算 机
C.补码运算的十进制加法器 D.补码运算的二进制加法器
组 8.四片74181ALU和一片74182CLA器件相配合,具有如下进
总 A.每一条机器指令由一条微指令来执行 B.每一条机器指令由一段用微指令