课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目：倍频电路设计初始条件：具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。

要求完成的主要任务：1. 采用晶体管或集成电路设计一个倍频电路；2. 额定电压5V，电流10～15 mA ；3. 输入频率4MHz，输出频率12 MHz 左右；4. 输出电压≥ 1 V，输出失真小；5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。

时间安排：1．2011年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。

2．2011年6月4日至2011年6月9日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。

3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。

指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (I)Abstract (II)1 绪论 (1)2 设计内容及要求 (2)2.1 设计目的及主要任务 (2)2.1.1 设计的目的 (2)2.1.2 设计任务及主要技术指标 (2)2.2 设计思想 (2)3 设计原理及方案 (3)3.1 设计原理 (3)3.1.1锁相环组成介绍 (3)3.1.2锁相环原理 (5)3.1.3 NE564芯片介绍 (6)3.2 设计方案 (7)4 电路制作及硬件调试 (9)5 心得体会 (10)参考文献 (11)摘要倍频器实质上就是一种输出信号等于输入信号频率整数倍的电路，经倍频处理后，调频信号的频偏可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。

采作倍频器可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。

在要求倍频噪声较小的设备中，可采用NE564芯片根据锁相环原理构成的锁相环倍频器。

关键词：倍频，NE564芯片，锁相环AbstractMultiplier is essentially a circuit of an output signal equals input signal frequency integer times,by multiplier processing, FM signals can be doubled the doppler frequency shift, namely improve the sensitivity of the FM modulation, so can reduce the requirement of modulation signal amplifier. For multiplier by the carrier frequency can make the oscillator and high frequency amplifier isolation and reduce parasitic coupled with high frequency, reduce the high frequency the phenomenon of self-excited, enhance the stability. In the requirements of small noise frequency doubled in equipment, can be made according to NE564chip and the principle of phase lock loop a phase lock loop multiplier.Key words: multiplier, NE564chip, PLL1 绪论随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般振荡器已不能满足系统设计的要求。

在一些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。

频率合成是指以一个或少量的高准确度和高稳定的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。

用来产生这些频率的部件就称为频率合成器或频率综合器。

频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现[1]。

集成锁相频率合成器是一种专用锁相电路。

它是发展很快、采用新工艺多的专用集成电路。

它将参考分频器、参考振荡器、数字鉴相器、各种逻辑控制电路等部件集成在一个或几个单元中，以构成集成频率合成器的电路系统[2]。

本文即利用NE564芯片和其他元件采用锁相环原理设计一个倍频电路。

2 设计内容及要求2.1 设计目的及主要任务2.1.1 设计的目的①要求具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解。

②具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。

2.1.2 设计任务及主要技术指标①采用晶体管或集成电路设计一个倍频电路；②额定电压5V，电流10～15 mA；③输入频率4MHz，输出频率12 MHz左右；④输出电压≥ 1 V，输出失真小；⑤完成课程设计报告（应包含电路图，清单、调试及设计总结）。

2.2 设计思想本次设计首先要了解锁相环原理和基本组成，熟悉NE564芯片以及倍频电路，学习如何用集成锁相环构成锁相倍频电路，然后利用NE564芯片和其他元件采用锁相环原理设计一个倍频电路。

3 设计原理及方案3.1 设计原理3.1.1锁相环组成介绍锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。

锁相环由三部分组成它包含压控振荡器 (VCO)，鉴相器(pd)和环路滤波器(LF)三个基本部件，三者组成一个闭合环路[3]，如图1所示。

图1 锁相环组成①鉴相器(PD)PD 是一相位比较装置，用来检测输出信号与输入信号之间的相位差()t e θ，并把相位差转化为电压()t u d 输出，称为误差电压，通常为一直流量或一低频交流量。

鉴相器的形式很多，按其鉴相特性分为正弦型、三角型和锯齿型等。

作为原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成，如图2 所示。

图2 正弦鉴相器模型②环路滤波器(LF)LF 为一低通滤波电路，其作用是滤除因PD 的非线性而在()t u d 中产生的无用的组合频率分量及干扰，产生一个只反映()t e θ大小的控制信号()t u c 。

环路滤波器由线性元件电阻、电容和运算放大器组成。

因为它是一个线性系统，在频域分析中可用传递函数()s F 表示，其中Ω+=j s σ是复频率。

若用Ω=j s 代入()s F 就得到它的频率响应()Ωj F ，故环路滤波器的模型可以表示为图3所示。

图3 环路滤波器的模型 (a) 时域模型; (b) 频域模型③压控振荡器(VCO)VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流——频率变换器，但习惯上仍称为压控振荡器。

VCO 在锁相环中起了一次积分作用，因此也称它为环路中的固有积分环节。

VCO 的复频域的数学模型如图4所示。

图4 VCO 的复频域模型3.1.2锁相环原理锁相环的工作原理可简述如下: 首先鉴相器把输出信号()t u o 和参考信号()t u r 的相位进行比较，产生一个反映两信号相位差()t e θ大小的误差电压()t u d ，()t u d 经过环路滤波器的过滤得到控制电压()t u c 。

()t u c 调整VCO 的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。

锁定后两信号之间的相位差表现为一固定的稳态值。

即此时，输出信号的频率已偏离了原来的自由振荡频率0ω (控制电压()0=t u c 时的频率)，其偏移量为这时输出信号的工作频率已变为由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小的稳态相差[4]。

0d )(d lim e =∞→tt t θr 0000d )(d ))((d d ωθωθω=+=-tt t t t 0r 0d )(d ωωθ-=tt3.1.3 NE564芯片介绍NE564是超高频通用单片集成锁相环路，在通信及电子技术领域中有着广泛的用途，可用作高速调制解调器、数字频移键控(FSK)信号的产生与接收、锁相频率合成与锁相倍频等。

它突破了以往集成锁相环存在的某些局限性，如电源电压偏高(L562是+10～+18 V)、工作频率不够高、接口困难、需增加大量外部电路等。

针对这些缺点，在NE564中作了若干改进：在鉴频器前增加限幅器，可改善调幅抑制；在输入输出处采用肖特基PNP型嵌位晶体管，使这种器件能与π电路兼容；对压控振荡器作了重大改进，使工作频率提高到50 MHz；整个电路采用单一的5 V电源电压工作，简化了电源供给[5]。

其结构及如图5所示。

图5 NE564内部结构图5中，限幅器由差分电路组成，可抑制FM信号的寄生调幅；鉴相器(PD)的内部含有限幅放大器，以提高对AM信号的抗干扰能力：4、5脚外接电容组成环路滤波器，用来滤除比较器输出的直流误差电压中的纹波；2脚用来改变环路的增益；3脚为VCO的反馈输入端；VCO是改进型的射极耦合多谐振荡器，有两个电压输出端，9脚输出TTL电平，11脚输出ECL电平。

VCO内部接有固定电阻，只需外接一个定时电容就可产生振荡；施密特触发器的回差电压可通过15 脚外接直流电压进行调整，以消除16脚输出信号的相位抖动。

其封装引脚如图6所示图6 NE564引脚图3.2 设计方案本设计采用NE564芯片，设计电路图如图7所示。

图7 设计电路图图7中3C 为电源滤波电容。

7C 是输入耦合电容，4R 、8C 组成限幅放大器的输入偏置滤波，滤除输入信号中的杂波。

3R 和1V R 对2脚提供输入电流2I ，用来控制环路增益和VCO的锁定范围，总电阻R 与电流2I 的关系为：式中的1.3V 是由于NE564的13脚电压为1.3V ，2I 一般为几百毫安，调节电位器1V R 使环路增益和VCO 的锁定范围达到最佳值。

2R 是VCO 输出端必须接的上拉电阻。