0 0 0 0 1 1 1
0 0 1 1 0 0 1
0 1 0 1 0 1 0
Y 0 1 0 1 0
1
1
1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 1 1 1 0 0 0 0
0 0 0 0 1 1 0 0
4
排列顺序：
n n n Q2 Q1 Q0
画状态图、时序图
/Y
/0 /0 000→001→011 /1↑ ↓/0 100←110←111 /0 /0 (a) 有效循环 010
时序电路按输出信号的特点，分为米里（Mealy）型和
摩尔(Moore)型时序电路两种。
米里型时序电路的输出不仅与现态有关，而且还决定于 电路当前的输入。 摩尔型时序电路的其输出仅决定于电路的现态，与电路 当前的输入无关；或者根本就不存在独立设置的输出，而以
电路的状态直接作为输出。
6.2
6.2.1 分析步骤
说明：X(x1 ……xn) 为输入信号； Z(z1……..zn)为输出信号 ； 存储电路的输入信号 Y(y1……..yn) ； 存储电路的输出信号 Q(q1….qn)
…
组合逻辑电路
…
…
q1 qj 存储电路
…
y1 yk
三. 描述方式
输出方程：
Z n F ( X n ,Qn )
驱动方程（或激励方程）：Y n G ( X n , Q n ) 状态方程：
写 方 程 式
输出方程：
Y Q Q
n 1
n 2
输出仅与电路现态有关，为 摩尔型时序电路。
J 2 Q1n n 驱动方程： J1 Q0 n J 0 Q2
K 2 Q1n K1 Q0n K0 Q
n 2
2
求状态方程
JK 触发器的特性方程：
Q
n 1
JQ KQ
时序逻辑电路包含组合逻辑电路和存储电路两部分，存储
电路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻 组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路 的内部输出，控制存储电路状态的转移。
辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。
二.时序逻辑电路的结构框图
x1 xn z1 zm
n
n
将各触发器的驱动方程代入，即得电路的状态方程：
n 1 n n Q2 J 2Q2n K 2Q2 Q1nQ2n Q1nQ2 Q1n n 1 n n n n n n n Q J Q K Q Q Q Q Q Q 1 1 1 1 1 0 1 0 1 0 n 1 n n n n n n n Q J Q K Q Q Q Q Q Q 0 0 0 0 2 0 2 0 2 0
第6章 时序逻辑电路
学习要点
时序逻辑电路结构特点 时序逻辑电路的分析方法以及功能表示 常用的中规模集成芯片的功能以及应用 时序逻辑电路的设计方法
6.1 概 述
一. 时序电路的特点 组合逻辑电路:任一时刻的输出仅与该时刻输入变量的取值
有关，而与输入变量的历史情况无关； 时序逻辑电路:任一时刻的输出不仅与该时刻输入变量的取 值有关，而且与电路的原状态，即与过去的输入情况有关。它 是由门电路和记忆元件（或反馈支路）共同构成的。
•
同步时序电路：各触发器状态的变化受同一个时钟脉冲
控制。
&
1J C1 1K CP FF0 Q0 1J C1 1K FF1 Q1 1J C1 1K FF2 Q2
&
Z
同步二进制加法计数器
&
CP 1J C1 1K FF0 Q0 1J C1 1K FF1 Q1 1J C1 1K FF2 Q2
Z
异步二进制加法计数器 • 异步时序电路: 各触发器状态的变化不 受同一个时钟脉冲控制。
X “1”
FF0 1T C1
Q0
=1
FF1 1T C1
& Q1
Y
例2
CP
Q0
Q1
1
同步时序电路，时钟方程省去。 输出方程：
写 方 程 式
Y XQ X Q
n 1
n 1
输出与输入有关，为 米里型时序电路。
T1 X Q0n 驱动方程： T0 1
2
求状态方程
T触发器的特性方程：
时序逻辑电路的分析
① 根据逻辑图写出时序电路的输出方程和各触发器的激
励方程。 ② 根据已求出的激励方程和所用触发器的特征方程，
获得时序电路的状态方程。
③ 根据时序电路的状态方程和输出方程， 建立状态转 移表， 进而画出状态图和波形图。 ④ 分析电路的逻辑功能,检查自启动.
时序电路的分析步骤：
电路图
3
n 1 Q2 Q1n n 1 n Q Q 1 0 n 1 n Q0 Q2 n Y Q1nQ2
计算、列状态表
态 次 态 输出
n 1 n 1 Y Q2 Q1n 1 Q0
现
n n Q2 Q1n Q0
n n 1 1 Q2 1 0 2 n n 1 1 Q 1 0 1 1 n n 1 1 01 Q 1 0 0 0
1
时钟方程、 驱动方程和 输出方程
2
状态方程
3
判断电路 逻辑功能
5
状态图、 状态表或 时序图
4ห้องสมุดไป่ตู้
计算
& FF 0
Y
例1
CP
1J C1 1K
Q0
FF1 1J C1 1K
Q1
FF2 1J C1 1K
Q2
Q0
Q1
Q2
1
时钟方程：
CP2 CP 1 CP 0 CP
同步时序电路的时钟 方程可省去不写。
/0 101 /1 (b) 无效循环
状态图
CP
时 序 图
Q0 Q1 Q2 Y
5
电 路 功 能
有效循环的6个状态分别是0～5这6个十进制数字 的格雷码，并且在时钟脉冲CP的作用下，这6个状态 是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用循环相邻码表示的六进制同步加法计 数器。当对第6个脉冲计数时，计数器又重新从000开 始计数，并产生输出Y＝1。 不能自启动。
Q n 1 H (Y n , Q n )
时序逻辑电路某时刻的输出Zn决定于该时刻的外部输 入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1 同样决定于Xn和Qn。时序逻辑电路的工作过程实质上 就是在不同的输入条件下，内部状态不断更新的过程。
四. 时序电路的分类
时序电路按触发脉冲输入方式的不同分为同步时序电路 和异步时序电路。