第八章 逻辑部件
逻辑部件由基本逻辑电路组成，具有对二进制数 据或代码进行寄存、运算、传送、变换等功能。 是数字系统和电子计算机的基本组成单元。
前面曾结合组合逻辑电路的应用介绍过加法器、 译码器、多路选择器、多路分配器等，下面再结 合时序电路的特点，介绍几种基本逻辑部件。
一、寄存器
寄存器是数字系统和计算机中用来存放数据或代 码的一种基本逻辑部件，它由多位触发器连接而 成。
时序电路的基本组成如下图所示：
时序电路 x1
的输入
xn
组合电路
Z1 时序电路输出
Zm
内部输入，y1 …yr（存储电
关系式：路输出）
存储电路
Zi=gi(x1,…,xn; y1,…,yr) i=1, …,m Yi=hi(x1,…,xn; y1,…,yr) i=1, …,r
内部输出，Y1 …Yr（存储电 路输入）
(A) (B)——如图10.7； (A) (B)，且要求A的内容不变——图10.8。 例2：移位寄存器在数据通信中的应用：
移位寄存器A
移位寄存器B
并行数字系统A
并行数字系统B
例3：利用移位寄存器实现码序列检测器
Z1
Z
X 串行输入
1
1
0
1
CLOCK
时间选通
(三）累加寄存器
▪ 二进制数a和b分别存放在寄存器RA和RB之中，通
OUT4
OUT3
OUT2
OUT1
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
IN4
IN3
IN2
IN1
CLOCK
由图可见，4位输入数据同时进入寄存器，寄存器的四个输出端是同时有效的， 这样的寄存器称为“并行输入并行输出”(Parallel-Input Parallel-Output)寄存器。 代码寄存器常常需要接收控制和清零功能，如下图所示：
异步清零方式
下图所示的代码寄存器，其清0操作是通过触发器的复位 端CLR来实现的，称为异步(Asynchronous)清0方式。
在这种方式下，清零方式独立于时钟CLOCK。它与上图 所示的清0方式不同，那里是靠时钟脉冲本身将D端的“0” 打入触发器的。
IN4 D SET Q IN3 D SET Q IN2 D SET Q IN1 D SET Q
第七章 时序逻辑电路
一、时序电路的框图表示：（P248图9.1) 二、时序电路的分类：
同步时序电路：有统一的时钟控制 异步时序电路：没有统一的时钟控制
对于同步时序电路，只有在时钟脉冲到来时， 电路的状态才发生变化；对于异步时序电路， 其状态的改变是由输入信号的变化直接引起的。
三、时序电路的分析与设计
R RBi Bi
Si
FA
bi ai
Q
D SET Q
Q
CLR
Ci-1
二、串行加法器
前面讨论的加法器称为并行加法器。相加的二进 制数有多少位就相应需要多少位全加器电路，各 位的加法操作是并行进行的。
在实际使用中，对于速度要求不高的场合，还可 采用串行加法器。
串行加法器
典型的时序电路框图
时序电路的基本组成
从具体用途来分，它有多种类型，如运算器中的 数据寄存器、存储器中的地址寄存器、控制器中 的指令寄存器、I/O接口电路中的命令寄存器、状 态寄存器等等。
从基本功能上来分类，分为“没有移位功能的代 码寄存器”和 “具有移位功能的移位寄存器”。
（一）代码寄存器
主要用来接收、寄存和传送数据或代码
一个由D触发器构成的4位代码寄存器如下图所 示：
比较：
串行加法器结构比并行加法器简单，所用设备较 省。
但串行加法器速度比并行加法器慢，实现n位二进 制数相加，串行加法器需要n个CP脉冲才能完成， 而并行加法器只需一个CP脉冲即可完成。
三、计数器
（一）二进制异步计数器： 工作特性：各级触发器的翻转不是同时的，每位
触发器的翻转ቤተ መጻሕፍቲ ባይዱ依赖于前一位触发器从1到0的翻 转。
常表示为(RA)=a, (RB)=b. 实现a和b相加，并把和数 存放在RA之中，可表示为：RA(RA) +(RB).
▪ 寄存器RA称为累加寄存器，简称累加器。 ▪ 它是计算机算术逻辑部件的基本组成部件。 ▪ 注意，它既是存放操作数的寄存器，又是存放操作
结果的寄存器。
累加寄存器
RAi CLOCK
Ci
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
+
CLOCK
+
左移输入
双向移位寄存器的控制与操作：
左移控制 0 0 1 1
右移控制 0 1 0 1
操作 把寄存器清0
右移 左移 不允许
2. 移位寄存器的应用
例1：利用移位寄存器进行代码在两个寄存器间的 串行相互传送。
（二）移位寄存器
具有使代码或数据移位功能的寄存器称为移位 寄存器。它是计算机和数字电子装置中常用的逻 辑部件。 1. 移位寄存器的构成 (1) 串入-串出的右移寄存器：
INPUT
D SET Q
Q
CLR
CLOCK
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q OUTPUT
Q
CLR
D SET Q Q
Q
CLR
Q
CLR
Q
CLR
Q
CLR
CLOCK
CLEAR
由JK触发器组成的4位代码寄存器
OUT4
OUT1
SET
JQ KQ
CLR SET
JQ KQ
CLR
CLOCK
LOAD CLEAR
IN4
IN1
以上几种代码寄存器全为“并入-并出”寄存器。
在介绍了移位寄存器后，还会看到“并入-串出”、 “串入-并出”以及“串入-串出”的寄存器。
二进制异步计数器
工作波形：逐级波形的二分频
同步清零方式
D
SET
Q
OUT4
Q
CLR
D
SET
Q
OUT3
Q
CLR
D
SET
Q
OUT2
Q
CLR
D
SET
Q
OUT1
Q
CLR
CLOCK LOAD
CLEAR
IN4
IN3
IN2
IN1
当LOAD=1(CLEAR=0)时，时钟脉冲到来，数据进入寄 存器。
当CLEAR=1时，时钟脉冲到来，将整个寄存器清0；当 CLEAR=0时，寄存器可以进行正常的数据输入操作。
CLR
SET D Q Q
CLR
SET D Q Q
CLR
D SET Q Q
CLR
(2) 并入-串出的右移寄存器
移位控制 并行输入控制
A
+
+
B
C
串行输出 CLOCK
+
D
(3)串入-并出的移位寄存器
并行输出
移位脉冲 移位控制
n位移位寄存器
串行输入
(4)双向移位寄存器
+
右移输入 右移控制 左移控制
+