以下文档格式全部为word格式，下载后您可以任意修改编辑。
摘要近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。
本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。
以噪声参数方程为基础，列出了简单易懂的设计原理。
为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。
第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的晶体管尺寸。
第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。
第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。
另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。
所设计的电路用CHARTER公司0.25μm CMOS 工艺技术实现，并使用Cadence的spectre RF 工具进行仿真分析。
本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。
折叠式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB压缩点为-12.8dBm，三阶交调点IIP3 为0.58dBm。
整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。
所有仿真的技术指标达到设计要求。
关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配ABSTRACTIn recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF.Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply.Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode；noise matching目录第一章绪论 (1)1.1课题背景 (1)1.2研究现状及存在的问题 (2)1.3本论文主要工作 (3)1.4论文内容安排 (3)第二章射频电路噪声理论和线性度分析 (4)2.1噪声理论 (4)2.1.1 噪声的表示方法 (4)2.1.2 本文研究的器件噪声类型 (5)2.1.2.1 热噪声 (5)2.1.2.2 MOS噪声模型 (6)2.1.3 两端口网络噪声理论 (7)2.1.4 多级及联网络噪声系数计算 (9)2.2MOSFET两端口网络噪声参数的理论分析 (10)2.3降低噪声系数的一般措施 (13)2.4MOS LNA线性度分析 (14)2.4.1 1dB压缩点 (14)2.4.2 三阶输入交调点IIP3 (16)2.4.3 多级及联网络线性度表示方法（起最重要作用的线性级） (17)2.5小结 (18)第三章 CMOS低噪声放大器的设计理论推导 (20)3.1LNA设计指标 (20)3.1.1 噪声系数 (20)3.1.2 增益 (20)3.1.3 线性度 (20)3.1.4 输入输出匹配 (21)3.1.5 输入输出隔离 (21)3.1.6 电路功耗 (21)3.1.7 稳定性 (21)3.2CMOS LNA拓扑结构分析 (21)3.2.1 基本结构及比较 (21)3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 (22)3.2.3 共源共栅电路结构（cascode） (27)3.2.4 功率限制的单端分析—获得最佳化的宽长比 (29)3.3其它改进型电路比较 (31)3.4偏置电路的设计 (33)3.5 CASCODE设计结论 (34)第四章 2.4GHZ LNA电路设计 (35)4.1工艺库的元器件 (35)4.2差分CASCODE电路 (35)4.2.1 差分电路的设计 (35)4.2.2 差分电路的电路极仿真 (37)4.3单端CASCODE电路 (39)4.3.1 单端电路的设计 (39)4.3.2 单端电路的电路级仿真 (42)4.3.3 单端电路的版图设计、提取及后模拟 (45)4.4电路级仿真和后模拟仿真总结 (48)4.5与其它电路的比较 (49)结束语 (50)致谢 (51)参考文献 (52)附录A 二端口网络的噪声理论补充 (53)附录B S参数与反射系数 (55)B.1双端口网络S参数 (55)B.2反射系数与S参数的关系 (56)B.3其它参数与S参数的关系 (57)附录C 电感源极负反馈共源电路噪声推导 (58)附录D MATLAB程序 (62)第一章绪论1.1 课题背景在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。
这种潜在的市场造成了对射频集成电路的巨大需求。
原来的混合电路由于不能满足低成本、低功耗和高集成度的要求，而必然要被集成度越来越高的集成电路所取代，并最终形成单片射频收发机芯片。
典型的射频收发设备除了对功耗、速度、成品率等性能的要求外，还要考虑噪声、线性范围、增益等指标。
在硅CMOS，BiCMOS、双极工艺、GaAs MESFET，异质结双极晶体管(HBT)，GeSi器件等众多工艺中，虽然硅CMOS的高频性能和噪声性能不是最好的，但是由于它的工艺最为成熟、成本最低、功耗最小、应用也最为广泛，且随着工艺水平的不断提高，硅CMOS的频率特性和噪声特性正在逐渐得到了改善。
重要的是，只有采用硅CMOS工艺才能最终实现单片集成。
因此，CMOS射频集成电路是未来的发展趋势[1]。
近几十年来，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量的研究和探索，使CMOS射频集成电路的性能不断得以改善。
乐观的估计，在最近几年里，CMOS射频集成电路将彻底改变无线通信的面貌。
射频接收机通常有四种结构：超外差结构、直接变频结构、宽中频变频结构、和低中频变频结构。
这四种结构各有优点和缺点，接收机的结构由系统指标决定，包括系统工作频率、接收机动态范围、功耗和集成度等。
图1-1所示为超外差接收机的系统框图。
这是较为常用的射频接收机结构。
一个完整的射频收发系统包括RF前端和基带处理部分，RF前端又称作接收器，它决定着整个系统的基本性能指标，如误码率、发射功率、信道的抗干扰能力等。
而低噪声放大器(LNA)是RF前端的最前端，它直接感应天线接收到的微弱信号，并对其放大，然后传递给后级进行处理，是整个接收通道最为关键的模块之一。
因此，本文主要研究2.4GHz LAN在功耗限制和低电压条件下获得低噪声、高线性度的方法。
射频中频图1-1 超外差接收机的系统框图[2]1.2 研究现状及存在的问题近年来，射频集成电路(RF IC)的应用和研究得到了飞速的发展，CMOS射频集成电路的研究更是成为该领域的研究热点。