一个逻辑段的最大容量为64KB； 第一个存储单元的偏移地址为0； 最后一个存储单元的偏移地址为FFFFH。 该数据区段由低至高相应存储单元的偏移地址为：
0000H～ FFFFH。
存储区的首地址＝ DS×16＋偏移地址 ＝ 2100H×16＋0000H＝21000H
存储区的末地址＝DS×16＋偏移地址 ＝2100H×16＋FFFFH ＝30FFFH
内存
30000H (段基址)
64KB
FFFFFH
• 存储器分段结构示例
…
CS 1000H SS 2000H DS 3100H ES 3100H
…
10000H 代码段
（64KB） 1FFFFH 20000H 堆栈段
（64KB） 2FFFFH
……
31000H 数据段与 附加数据 段重叠
40FFFH （64KB）
……
…
分段方式不唯 一，各段之间可 以连续、分离、 部分重叠或完全 重叠，这主要取 决于对各个段寄 存器的预置内容。
• 物理地址和逻辑地址
物物理理地地址址是1MB存储 空间中的某一单元地址， 用20位地址码表 示,CPU访问存储器时， 地址总线上送出的就是 物理地址。
逻逻辑辑地地址址在编程时采 用，由段基址和偏移地 址组成，两者均为16位。
做的系列操作，包括寄存器的内容送累加器； 5. 操作结果经过内部数据总线， 存放到寄存器或内部暂存器，
同时置FR； 6. 根据DS寄存器的内容，及指令寻址方式产生的偏移量，经
过地址加法器，形成数据保存地址，并送到外部总线。CPU 发写总线操作命令，将暂存器的内容， 通过总线， 写到指 定内存单元。
2.指令流水线
指令队列的存在使EU和BIU并行工作,取指令和分析、 执行指令操作可重叠进行，形成了两级指令流水线结构， 减少了CPU等待时间，提高了CPU的利用率，加快了整 机运行速度，降低了对存储器存取速度的要求。
BIU 取指令1 取指令 取数据1 取指令3 存结果1 取指令4 取指令5
2
EU 等待 译码1
执行1
➢ 内部结构 ➢ 指令流水线 ➢ 存储器分段
2.1.1 8086/8088微处理器
1.内部结构
通用寄存器
AX AH AL BX BH BL CX CH CL
累加器 基址寄存器 计数寄存器
DX DH DL 数据寄存器
指针寄存器 变址寄存器
SP
堆栈指针
BP
基址指针
ห้องสมุดไป่ตู้
DI SI
目的变址 源变址
ALU DB
2.1.1 8086/8088 微处理器
8086是1978年推出的全16位微处理器, 8088是1978年推出 的准16位微处理器。二者除外数据总线位数（8086为16位， 8088为8位）及与此相关的部分逻辑稍有差别外,内部结构 和基本性能相同,指令系统完全兼容。
在8086/8088的设计中，引入了两个重要的结构概念： • 指令流水线 • 存储器分段
2.2 Pentium微处理器
2.2.1 内部结构与外部引脚 2.2.2 内部寄存器 2.2.3 Pentium的四种工作方式
2.2.1 内部结构和外部引脚
Pentium在结构上由如下功能部件组成： • 整数执行单元 • 浮点单元 • 指令Cache和数据Cache • 指令预取单元 • 指令译码单元 • 地址转换与管理单元 • 总线接口单元 • 控制单元
这些功能部件除地址转换与管理单元与80386/80486
保持兼容外，其他都进行了重新设计。
控制 DP 逻辑
64位 数据 总线 32位地 总线 址总线
单元 控制
64位数 64 据总线 数据 控制 APIC
分支目标 预取 TLB 8KB指令
缓冲器 地址
高速缓存
指令 指针
分支检验 与目标地址
指令预取单元 指令译码单元
1. 段寄存器CS 程序指针寄存器IP 内容经过地址加法器形成20 位地址；
2. 由CPU内部地址总线AB ， 经过总线地址控制电路， 向外部 总线发读取指令的的控制信号， 外部总线开始总线操作；
3. 读取指令送入到指令队列中， 等待执行； 4. EU单元从队列中去一条指令到EU控制电路，译码指令需要
译码2 执行2 译码3
8086/8088的指令“流水”操作
3.存储器分段
8086物理地址（1M=220）
将1MB的物理存储空 间分成若干个逻辑段,每 段大小为64KB。
段的起始单元地址叫 段基址，存放在段寄存 器中。通过4个段寄存 器，CPU每次可同时对 4个段进行寻址。
00000H 00001H 00002H 00003H
这两个概念在以后升级的Intel系列微处理器中一直被沿用和发展。 正是这两个概念的引入，使8086/8088比原来的8位MPU在运行速度、 处理能力和对存储空间的访问等性能方面有很大提高。
2.1 8086/8088微处理器
8086是全16位微处理器，8088是准16位微处理器。二 者除了外数据总线位数及与此相关的部分逻辑稍有差别外， 内部结构和基本性能相同，指令系统完全兼容。
16位
20位 AB
地址加法器 ∑
DB
指令指针
CS
DS SS ES IP
内部暂存器
8088:8位 8086:16位
运算暂存器
ALU
标志寄存器
EU 控制电路
执行单元(EU)
指令队列
123456 8位
8088
总线 8086/8088
控制电路
外部总线
8086
总线接口单元(BIU)
8086 CPU内部指令执行流程
第二章 微处理器和指令系统
2.1 Intel系列微处理器概述
2.1.1 8086/8088 微处理器 2.1.2 80486 微处理器 2.1.3 Pentium 微处理器(80586) 2.1.4 Pentium Pro 微处理器 2.1.5 Pentium Ⅱ 微处理器 2.1.6 Pentium Ⅲ 微处理器 2.1.7 Pentium 4 微处理器
地址
控制单元
转换 与 存储 管理 单元
32
32位 地址 总线
地址生成 地址生成 U流水线 V流水线
20000H 20A00H
0A00H
内存
• 逻辑地址与物理地址的变换
逻辑地址与20位物理地址的变换关系： 物理地址=段基址×16+偏移地址
逻辑地址
15
0
15
0
段基址
左移四位
段基址 0000
偏移地址
地址 加法器
∑
19
0
20位物理地址
【例】 若数据段寄存器DS＝2100H，试确定该存储区段物理地 址的范围。