2020/5/11
2.1.6 Pentium Ⅲ微处理器
Pentium Ⅲ是第三代P6级微处 理器产品。与PentiumⅡ相比,有 如下改进：
• 前端总线的时钟频率为 100MHz (采用0.18μm新工艺 的Pentium Ⅲ，其前端总线达
到将123536M KBH的z)L。2 Cache集成到了芯片内。 增加了 70条流式单指令多数据扩展SSE指令。 首次设置了处理器序列号PSN。
协调执行指令规定的操作。
负责全部指令的执行；
向BIU输出（地址及结果）数据；
对Reg及PSW进行管理。
2020/5/11
BIU（Bus Interface Unit）
（1）组成
① 4个段寄存器
代码段Reg：CS 堆栈段Reg：SS 数据段Reg：DS
附加段Reg：ES
② 指令指针寄存器IP（下一条要取的指令在当前
变址寄存器：SI，DI
② 算术逻辑运算部件ALU
16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算.
③ 标志寄存器PSW
（2）功能
9个标志位，其中6个条件标志位用于存放结果状态.
④ 运算寄存器 接收从BIU的指令队列中取来的指令代码， ⑤ EU控制系统 译码并向 EU 内各有关部分发出时序命令信号，
第二章 微处理器和指令系统
重点：
1.Intel系列微处理器的演变历史； 2.Pentium的内部基本寄存器功能及应用； 3.操作数寻址方式； 4.通用整数指令
2020/5/11
第二章 微处理器和指令系统
2.1 Intel系列微处理器概述 2.2 8086/8088微处理器 2.3 Pentium微处理器 2.4 Pentium微处理器指令系统
1.内部寄存器的容量都扩充到了32位或以上，具有全32 位数据处理能力，并可进行64位的数据运算。
2.片内存储管理部件可实现段页式存储管理,比80286可 提供更大的虚拟存储空间和物理存储空间。
3.新增了一种保护模式下的工作方式,即虚拟8086方式。 4.指令流水线增加到了6级。 5.提供了32位外部总线接口，最大数据传输速率显著提
2.3 Pentium微处理器
2.3.1 内部结构与外部引脚 2.3.2 内部寄存器 2.3.3 Pentium的四种工作方式
2020/5/11
2.3.1 内部结构和外部引脚
Pentium在结构上由如下功能部件组成： • 整数执行单元 • 浮点单元 • 指令Cache和数据Cache • 指令预取单元 • 指令译码单元 • 地址转换与管理单元 • 总线接口单元 • 控制单元（核心，又叫运算器）
2020/5/11
2.1.4 Pentium Pro微处理器
简称P6，中文名为“高能 奔腾”。在体系结构中采用 了许多新的思想和新的技术：
• 精简指令集技术。 • 二级缓冲结构。 • 乱序执行和预测执行技术。 • 三级超标量和14级超流水线结构。 • 寄存器重命名技术
2020/5/11
2.1.5 Pentium Ⅱ微处理器
2020/5/11
2.2 8086/8088微处理器
8086是全16位微处理器，8088是准16位微处理器。二 者除了外数据总线位数及与此相关的部分逻辑稍有差别外， 内部结构和基本性能相同，指令系统完全兼容。
➢ 内部结构 ➢ 指令流水线 ➢ 存储器分段
2020/5/11
2.2 8086/8088微处理器
③ 指令队列Queue
码段内的偏移量）
④ 20位地址加法器Σ
⑤ 总线控制逻辑
⑥ 内部通信寄存器
（2）功能 完成所有外部总线的操作，提供总线控制信号。 具体地完成：取指、指令排队、读写操作数、地址 转换（将两个16位地址相加 20位物理地址）， 总线控制。
2020/5/11
（3）指令队列 BIU使用指令队列实现流水线操作。 当指令队列中有2个或2个（1个）以上的字节空间，且EU
2020/5/11
2.1.7 Pentium 4微处理器
它是第一个非P6核心结构的全新 32位微处理器，与P6级微处理器相比， 主要结构特点如下：
1.采用了超级管道技术，使用长 达20级的分支预测/恢复管道，而P6 只有10级。
2.它的简单算术逻辑单元(ALU) 采用2倍的处理器 核心频率运行。
3.动态执行技术中的指令池能容下126条指令。 4.内含一个4KB的分支目标缓冲。 5.增加了由144条新指令组成的SSE2。
0A00H
内存
2020/5/11
2.2 8086/8088微处理器
• 逻辑地址与物理地址的变换
逻辑地址与20位物理地址的变换关系： 物理地址=段基址×16+偏移地址
逻辑地址
15
0
15
0
段基址
左移四位
段基址 0000
偏移地址
2020/5/11
地址 加法器
∑
19
0
20位物理地址
例：已知CS=1055H，DS=250AH，ES=2EF0H，
• 存储器分段结构示例
…
CS 1000H SS 2000H DS 3100H ES 3100H
…
10000H 代码段
（64KB） 1FFFFH 20000H 堆栈段
（64KB） 2FFFFH
……
31000H 数据段与 附加数据 段重叠
40FFFH （64KB）
分段方式不唯 一，各段之间可 以连续、分离、 部分重叠或完全 重叠，这主要取 决于对各个段寄 存器的预置内容。
P6级微处理器的第二代产品，从系 统结构角度看，主要采用了以下几种 先进技术：
■ 多媒体增强技术（MMX技术） • 采用单指令流多数据流SIMD技术 • 新增加了57条功能强大的MMX指令
• 采用了由三种创新处理技巧结合的动态执行技术， 即：多分支预测、数据流分析和推测执行。
• 双重独立总线技术（DIB, Dual Independent Bus ）
将1MB的物理存储空 间分成若干个逻辑段,每 段大小为64KB。
段的起始单元地址叫 段基址，存放在段寄存 器中。通过4个段寄存 器，CPU每次可同时对 4个段进行寻址。
00000H 00001H 00002H 00003H
内存
30000H (段基址)
64KB
FFFFFH
2020/5/11
2.2 8086/8088微处理器
高。
2020/5/11
2.1.2 80486微处理器
除以上80386、80486共有的特点之外，80486也采用 了许多新技术：
1.片内集成了一个浮点运算单元FPU 。 2.内含一个8KB的数据与指令合用的Cache。 3.采用RISC技术。使芯片内的不规则控制部分减少，同时 常用基本指令采用硬件逻辑控制执行，使基本指令可以用一 个时钟周期完成。 4.采用一种突发总线（Burst Bus）的技术。使取得一个 地址后，与该地址相关的一组数据可以连续输入/输出,有效 地解决了微处理器同内存储器之间的数据交换问题。 5.面向多处理器结构，增加了支持多机操作的指令。
EU 等待 译码1 执行1 译码2 执行2 译码3 …
2020/5/11
8086/8088的指令“流水”操作
EU 执行1
执行2
执行3
BIU 取指令2 取操作数 存结果 取指令3 取操作数 取指令4
BUS 忙碌 忙碌 忙碌 忙碌 忙碌 忙碌
2020/5/11
2.2 8086/8088微处理器
3.存储器分段
……
…
2020/5/11
2.2 8086/8088微处理器
• 物理地址和逻辑地址
物物理理地地址址是1MB存储 空间中的某一单元地址， 用20位地址码表 示,CPU访问存储器时， 地址总线上送出的就是 物理地址。
逻逻辑辑地地址址在编程时采 用，由段基址和偏移地 址组成，两者均为16位。
20000H 20A00H
运算暂存器
ALU
标志寄存器
EU 控制电路
执行单元(EU)
2020/5/11
指令队列
123456 8位
8088
总线 8086/8088 控制电路
外部总线
8086
总线接口单元(BIU)
EU（ Execution Unit）
（1）组成 ①
数据寄存器：AX，BX，CX，DX (16位)
8个通用寄存器
AH,AL,BH,BL,CH,CL,DH,DL（8位） 指示器： SP，BP
• 存储器分段
这两个概念在以后升级的Intel系列微处理器中一直被沿用和发展。 正是这两个概念的引入，使8086/8088比原来的8位MPU在运行速 度、处理能力和对存储空间的访问等性能方面有很大提高。
2020/5/11
2.1.2 80486微处理器
80486是继80386之后推出的第二代32位高性能微处理器, 它以提高性能和面向多处理器系统为主要目标。80486继承 了80386的各种优点，表现在以下几方面：
未申请读写存储器，则BIU顺序预取后续指令代码 Queue。
2020/5/11
EU的工作过程
从BIU指令队列中取指 译码电路分析 相应控制命令 控制数据经过“ALU数据总线”的流向：
（1）若是运算操作：操作数 暂存器 ALU； 运算结果 经“ALU总线” 相应Reg、 并置PSW 。
（2）若从外设取数：EU BIU 访问MEM 或 I/O 内部通信寄存器 向“ALU数据总线”
2020/5/11
2.1.1 8086/8088 微处理器
8086是1978年推出的全16位微处理器, 8088是1978 年推出的准16位微处理器。二者除外数据总线位数 （8086为16位，8088为8位）及与此相关的部分逻辑稍 有差别外,内部结构和基本性能相同,指令系统完全兼容。