接口电路：计算机之间，计算机与外围设备之间，计算机内 部部件之间起连接作用的逻辑电路。接口电路是CPU与外 部设备进行信息交互的桥梁。
硬件端口：是接口电路中能被CPU直接访问的寄存器的地址 这些寄存器分别用来存放数据信息、控制信息和状态信息 ，相应的端口分别称为数据端口、控制端口和状态端口。
2020/11/14
2020/11/14
10
三：中断允许触发器为1（中断开放时）
教材224页 CPU内部有一个中断允许触发器，只有当其为1时，CPU才响 应中断！若其为0，即使INTR线上有中断请求，CPU也不响应 ！（按教材讲）
IF标志位：就是控制CPU的中断状态！（开，或关） CLI指令：禁止中断发生，即关中断（IF标志位为0） STI指令：允许中断发生，即开中断（IF标志位为1）
寄存器:多个触发器构成，存储多位二进制信息
所谓锁存器，就是输出端的状态不会随输入端的状态变化而 变化，仅在有锁存信号时输入的状态被保存到输出，直到 下一个锁存信号到来时才改变。典型的锁存器逻辑电路是 D 触发器电路。锁存器多用于集成电路中，在数字电路中 作为时序电路的存储元件
2020/11/14
4
接口电路和端口
中断源 CPU
设置中断请求触发器
设置中断屏蔽触发器（拓展） 中断允许触发器为1（中断开放） 现行指令结束
CPU对中 断的响应
关中断
保留断点
保护现 场 给出中断入口，转入相应的中断服务程序 恢复现场
开中断与返回 3
概念回顾
触发器是时序逻辑电路的基本单元的组成单元，属于时序逻 辑电路！能够存储一位信号的基本单元电路称为"触发器"; 在实际的数字系统中，通常把能够用来存储一组二进制代 码的同步时序逻辑电路称为寄存器。由于触发器内有记忆 功能，因此利用触发器可以方便地构成寄存器。由于一个 触发器能够存储一位二进制码，所以把n个触发器的时钟 端口连接起来就能构成一个存储n位二进制码的寄存器。
读入数据并清 除中断请求信 号！
图8-1 设置中断请求的情况
2020/11/14
7
CPU响应中断的条件
二：设置中断屏蔽触发器（拓展 为什么？）
是指即使某个中断源发出中断请求信号，
也使该信号不起作用的措施。方法是在每个外
设的接口电路中设置一个中断屏蔽触发器，
用来控制其对应外设所发出的中断请求能否送
到CPU，只有为1时，外设的中断请求才能送至
2020/11/14
17
谢谢大家！
讲解为什么这样做! 根据教材P224页！分别论述！
（1）关中断 （2）保留断点 （3）保护现场 （4）给出中断入口，转入相应的中断服务程序 （5）恢复现场 （6）开中断与返回
2020/11/14
14
2020/11/14
图8-4 中断响应、服务及返回流程图
15
总结
8 0 8 6 的 中 断 情 况
5
CPU响应中断的条件
一 ： 设 置 中 断 请 求 触 发 器 ( 教 材 ;P223 ） 对每个中断源来说， 既要能发出中断请求信 号，而且能保持这个信号， 直至CPU响应该 请求后再将其清除。 因此， 每个中断源都 要有一个中断请求触发器， 如下图中的触发 器A。
2020/11/14
6
CPU通过端口和外设进行数据交换
2020/11/14
CPU响应 中断的条件
中断源 CPU
设置中断请求触发器
设置中断屏蔽触发器（拓展） 中断允许触发器为1（中断开放） 现行指令结束
CPU对中 断的响应
关中断 保留断点 保护现场 给出中断入口，转入相应的中断服务程序 恢复现场 开中断与返回
16
中断允许寄存器IF是总的设置，IF=0则禁止一切中断请求， IF=1则允许中断请求进入。 中断屏蔽寄存器是在中断允 许即IF=1的基础上，对某些引脚的中断请求进行屏蔽的， 8259有8个中断请求输入引脚，中断屏蔽寄存器为8位，分 别对应这8个引脚，设为0则不屏蔽，该引脚的请求可以进 入;而若中断屏蔽寄存器某些位设为1的话，表示屏蔽相应 引脚的请求，该请求就不会进入8259的优先级分析器中。 若中断屏蔽寄存器设为00001111B，则IR0~IR3的请求被屏 蔽，IR4~IR7的中断请求未被屏蔽，可以进入优先级分析 器，由优先级分析器找出其中优先级最高的一个请求，进 而向CPU发出请求。
2020/11/14
11
四：现行指令结束后响应中断 CPU在现行指令结束后响应中断，即运行到最 后一个机器周期的最后一个T状态时，CPU才 采样INTR线。 教材224页（按教材讲）
其响应的流程图如下所示！
2020/11/14
12
2020/11/14
中断锁存器置1
图8-3 中断响应流程图 13
8.2.2 CPU对中断的响应
CPU! 进而又可把一组屏蔽触发器(如8个)组成
一个中断屏蔽寄存器端口， 用输出指令来控
制
其
状
态
！
具有中断屏蔽的接口电路如下！
2020/11/14
8
CPU通过端口和外设进行数据交换
WR读信号
WR写信号
设置中断屏蔽触发器的指令
2020/11/14
图8-2 具有中断屏蔽的接口电路
9
当外设发 STB→数据入锁存器， 中断请求触发器置 1→ 若没有屏蔽则产生 INTR→CPU 满足条件(允许中断; 指令 执行完) 发 INTA →(进入中断服务子程序) 读数据， 发 RD， 和地址→清中断请求触发器， 数据送 D0~D7。
微机原理中断处理过程
外部中断
8086有两条外部中断请求线 1：INTR：可屏蔽中断：简单说就是CPU可以选择响应的中
断！
2：NMI：不可屏蔽中断：简单说就是CPU必须响应的中断 ！
2020/况
8 0 8 6 的 中 断 情 况
2020/11/14
CPU响应 中断的条件